[发明专利]包括多个微处理器的存储系统以及用于在该存储系统中分担处理的方法

说明书

技术领域

本发明涉及一种包括多个微处理器的存储系统和一种用于在该存储系统中分担处理的方法。

背景技术

存储系统通常包括多个存储设备和从外部设备(例如主机计算机)接收I/O(输入/输出)请求的控制器。例如在专利文献1中公开了控制器的配置。

引用列表

专利文献

PTL 1：日本专利申请公开号2005-044010

发明内容

技术问题

在从外部设备接收的I/O请求是读取请求的情况下，控制器例如执行从存储设备向高速缓存存储器(CM)传送数据的处理(存储设备读取过程)和从CM读取数据，并且向外部设备传送该数据的处理(CM读取过程)或者仅执行CM读取过程。

在从外部设备接收的I/O请求是写入请求的情况下，控制器例如执行向CM传送从外部设备接收的数据的处理(CM写入过程)，并且从CM向存储设备传送数据的处理(存储设备写入过程)。

控制器的多个微处理器能够执行同步处理和异步处理。必须在从外部设备接收I/O请求时的时间与向外部设备返回对该I/O请求的响应时的时间之间执行“同步处理”。同步处理例如包括执行上文提到的存储设备读取过程、CM读取过程和CM写入过程。备选地，“异步处理”表示除了同步处理之外的处理并且例如指代执行上文提到的存储设备写入过程。

在微处理器执行异步处理持续长时间的情况下，同步处理的执行将在该程度上延迟，因此将延迟对外部设备的响应。反之，在同步处理被给予优先级的情况下，对外部设备的响应可被加速。然而由于将根据该点延迟异步处理，所以尚未向存储设备写入的数据在CM中大量积累从而减少了CM空闲空间。当减少CM空闲空间时，不可能保证用于处理来自外部设备的I/O请求的足够高速缓存区域从而使得必要根据存储设备写入过程等待CM空闲空间增加并且由此破坏同步处理响应。

因而，本发明的目的是提供一种包括多个微处理器并且能够通过在每个微处理器中适当执行同步处理和异步处理来高效地使用每个微处理器的存储系统，以及提供一种用于在该存储系统中分担处理的方法。本发明的其他目的应当从下文将描述的实施例的描述中变得清楚。

问题的解决方案

在本发明的一种解决上文描述的问题的存储系统中，控制器的微处理器能够执行同步处理上至预设上限值，并且可以在未执行同步处理的情况下执行异步处理。

附图说明

图1是包括存储系统的计算机系统的图。

图2是每个微处理器使用的各种类型的信息的框图。

图3是管理控制台的框图。

图4是用于管理微处理器操作率的表。

图5是用于管理高速缓存不洁比率的表。

图6是用于调节用于每个模式的执行计数的上限值的表。

图7是用于管理用于同步处理和异步处理的执行计数的表。

图8是用于管理循环执行的过程的表。

图9是用于管理如下阈值的表，该阈值用于重置用于同步处理和异步处理的执行计数的上限值。

图10是用于管理同步处理的表。

图11是用于管理异步处理的表。

图12是示出了总体处理的流程图。

图13是示出了主机接口处理的流程图。

图14是示出了盘接口处理的流程图。

图15是示出了用于检视执行计数的上限值的处理的流程图。

图16是用于从高速缓存存储器读取被读取请求的主机数据的流程图。

图17是图16的处理的继续的流程图。

图18是图17的处理的继续的流程图。

图19是用于向高速缓存存储器写入被写入请求的主机数据的处理的流程图。

图20是图19的处理的继续的流程图。

图21是图20的处理的继续的流程图。

图22是用于从存储设备读取数据的处理的流程图。

图23是图22的处理的继续的流程图。

图24是示出了用于向存储设备写入主机数据的处理的流程图。

图25是图24的处理的继续的流程图。

图26是示出了用于从管理控制台设置用于执行计数的限制或者阈值的处理的流程图。

图27是管理控制台提供的管理屏幕的示例。

图28是与第二实施例有关的存储系统中使用的表的框图。

图29是与第三实施例有关的存储系统的相应微处理器使用的各种类型的信息的框图。

图30是用于管理将在微处理器中设置的信息的表。