[发明专利]双电介质三栅极场效晶体管

说明书

技术领域

本发明总体涉及半导体器件，更具体而言涉及三栅极场效晶体管。

背景技术

由于在缩减互补型金属氧化物半导体(CMOS)晶体管栅极长度的同时控制泄露电流方面的困难不断增加，因此传统单栅极金属氧化物半导体场效晶体管(MOSFET)结构可以用双或三栅极MOSFET结构取代。通过提高沟道电势的栅极控制，这些结构允许较大能力截止具有超短沟道长度的MOSFET。在近年来开发的各种多栅极MOSFET结构中，在制造能力与性能方面最有希望的就是所谓的“FinFET”结构的变化。在这些器件中，形成硅的条带(strip)或“鳍”，并且随后沉积并且蚀刻该栅极材料，从而使得产生的栅极围绕三个露出侧边上的鳍(FIN)。该器件的沟道区域位于鳍中。因为栅极电极和栅极电介质围绕三侧边上的半导体主体，所以晶体管基本上具有三个单独的沟道和栅极。

具体而言，三栅极器件结构已经作为22nm技术或之后技术的候选技术而受到瞩目。因为在该半导体主体内形成三个单独的沟道，所以当导通晶体管时，半导体主体会完全耗尽，从而支持形成栅极长度短于30纳米的全耗尽晶体管，而不需要使用超薄半导体主体或不需要进行半导体主体的光刻图案化以使尺度小于器件的栅极长度。

三栅极器件结构提供更好的静电控制，从而允许栅极长度缩放。此外，由于侧壁作为栅极区域，所以每平面版图可用的电流潜在增加。

发明内容

本发明的实施例提供一种双电介质三栅极场效晶体管、双电介质三栅极场效晶体管的制造方法以及操作双电介质三栅极场效晶体管的方法。在一个实施例中，双电介质三栅极场效晶体管包括一个半导体衬底、所述衬底上的绝缘层以及在所述绝缘层上并且向上延伸的至少一个半导体鳍。具有第一介电常数的第一电介质层在鳍的第一和第二侧壁之上延伸。金属层在该第一电介质层上延伸，并且该金属层与第一电介质形成金属电介质层。具有与该第一介电常数不同的第二介电常数的第二电介质层在鳍的顶部表面上。栅极电极在鳍、金属电介质层以及第二电介质层之上延伸。栅极电极与金属电介质层形成具有阈值电压Vt1的第一和第二栅极，并且栅极电极与第二电介质层形成具有与Vt1不同的阈值电压Vt2的第三栅极。

在一个实施例中，第一电介质层为高k电介质，并且金属层和第一电介质层形成金属高k电介质。例如：该高k电介质可以是HfO₂、ZrO₂或Hf/Zr，并且金属层可以包括TiN或TaN。

本发明的实施例提供一种制造双电介质三栅极场效晶体管的方法。该方法包括提供基底结构，该基底结构包括半导体衬底、绝缘层以及从该绝缘层向上延伸的至少一个半导体鳍，所述鳍具有第一和第二横向侧边和顶部。该方法进一步包括：形成在鳍的第一和第二横向侧边之上延伸的第一电介质材料层；在第一电介质材料层之上形成金属层；以及形成在该鳍的顶部上延伸的、与第一电介质材料层不同的第二电介质材料层。栅极电极形成为在鳍和第一和第二电介质层之上延伸；以及栅极电极与第一电介质层形成具有阈值电压Vt1的第一和第二栅极，并且栅极电极与第二电介质层形成具有与Vt1不同的阈值电压Vt2的第三栅极。

在一个实施例中，第一电介质材料为高k电介质，而金属层和第一电介质材料形成金属高k(MHK)电介质。在一个实施例中，第一电介质层基本上在该鳍的所有第一和第二侧边之上延伸，第二电介质层基本上在鳍的所有顶部表面之上延伸并且栅极电极包括在第一和第二电介质层之上延伸的电极材料。

本发明的一个实施例提供操作包括第一、第二和第三栅极的双电介质三栅极场效晶体管(FET)的方法，其中第一和第二栅极具有Vt1的阈值电压，并且第三栅极具有大于Vt1的Vt2的阈值电压。该方法包括施加电源电压Vdd给FET的第一、第二和第三栅极，并且在Vdd低于Vt2并且高于Vt1时在低功率模式下操作FET。

在本发明的一个实施例中，栅极区域的顶部表面被设计成使用多晶硅栅极基于SiON的电介质以具有阈值电压Vt1，以及使用金属高k栅极侧边表面以具有Vt2。具备这些特性的器件将在低Vdd(Vt2＞Vdd＞Vt1)、低功率模式下有优异的操作特性，并且在Vdd提高到Vt2之上时，器件将在高性能模式下操作。在低功率模式下，器件也消耗较少的有源功率，这是因为多晶硅栅极SiON FET的栅极静电容将远低于MHK栅极器件。

附图说明

图1显示了根据本发明一个实施例的双电介质三栅极结构。

图2示出了用来制造图1中三栅极结构的基底结构。

图3描绘了在图2的结构上形成高k电介质。