[发明专利]具有梯级结构凸起的结构的半导体芯片

说明书

技术领域

本发明一般涉及半导体加工，更具体地，涉及半导体芯片焊料凸点衬垫以及形成焊料凸点衬垫的方法。

背景技术

倒装芯片安装方案在将半导体芯片安装到如半导体芯片封装基板之类电路板上使用了几十年。在许多传统的倒装芯片变形中，在半导体芯片的输入/输出(I/O)位置和电路板的对应I/O位置之间建立多个焊点。在一种传统的工艺中，焊料凸点通过冶金方式(metallurgically)粘结到所给I/O位置或半导体芯片的衬垫上，并且所谓的预焊料通过冶金方式粘结到电路板对应的I/O位置。此后，使焊料凸点和预焊料接近并使该焊料凸点和预焊料中的一个或两个经历回流的加热过程，以建立必要的焊点。

在一种传统的工艺中，焊料凸点到半导体芯片特定I/O位置的连接使得在半导体芯片邻近I/O位置的顶层介电薄膜上形成开口必不可少，并且此后沉积金属以建立凸点下金属化(UBM)结构。然后，焊料凸点经回流通过冶金方式粘结到UBM结构。这种传统的UBM结构包括底部、侧壁和位于介电薄膜上的上放凸缘。

倒装芯片焊点可能会受到来自各方面源的机械应力，如热膨胀系数不匹配，延展性差异和电路板变形。这种应力使刚刚描述的传统UBM结构遭受弯矩。其效果是导致某种程度的方位性，即在接近模具边缘和拐角的应力常常最大并且越接近模具中心应力越小。与所谓的边缘效应有关的弯矩能将应力强加在该UBM结构下的介电薄膜上，如果应力足够大，该结构能产生断裂。

本发明旨在克服或减小上述一个或一个以上缺陷的效应。

发明内容

根据本发明实施方式的一方面，提供了制造方法，其包括在半导体芯片的第一面上形成第一导体结构以及形成与该第一导体结构电接触的第二导体结构。该第二导体结构适于联接(coupled)到焊料结构并且包括具有至少两个踏板的梯级结构。

根据本发明实施方式的另一方面，提供了将半导体芯片联接到电路板的方法，其包括将第一焊料结构联接到位于该半导体芯片第一面上的第一导体结构上。该第一导体结构包括具有至少两个踏板的梯级结构。将该第一焊料结构联接到该电路板。

根据本发明实施方式的另一方面，提供了装置，其包括具有第一面和与该第一面相对的第二面的半导体芯片。第一导体结构位于该第一面上并且适于联接到焊料结构。该第一导体结构包括具有至少两个踏板的梯级结构。

附图说明

在阅读下述具体实施方式并参照附图的基础上，本发明上述和其他优势将显而易见，其中：

图1所示为半导体芯片器件的示例性实施方式的示图，该半导体器件包括安装在电路板上的半导体芯片；

图2所示为图1沿截面2-2的剖视图；

图3所示为传统焊点的部分剖视图；

图4所示为图2在较大的放大倍数下的部分视图；

图5描绘了朝向半导体芯片的导体结构的开口的示例性结构的剖视图；

图6是类似于图5的剖视图，但是描绘了绝缘层和掩膜的应用；

图7是类似于图6的剖视图，但是描绘了在绝缘层中开口的形状；

图8是类似于图7的剖视图，描绘了在具有梯级结构的开口中另一导体结构的形状；

图9所示为图8的梯级结构导体结构的俯视图；以及

图10是类似于图8的剖视图，但是示意性地描绘了在梯级导体结构上焊料结构的形成。

具体实施方式

本文描述了半导体芯片的不同实施方式。一个示例包括制造为具有两个或两个以上踏板的梯级结构的焊料凸点连接结构，如UBM结构。该梯级结构将应力从焊点散布到较大区域以减小基础的钝化堆叠损坏的可能性。现在将描述更多细节。

在下文的附图中，相同元件出现在一个以上附图中时参考数字通常重复。现在参照附图，尤其在图1中，显示了半导体芯片器件10的示例性实施方式的示图，半导体器件10包括安装在电路板20上的半导体芯片15。底部填充材料层25位于半导体芯片15和电路板20之间。半导体芯片15可以是用于电子工业的各种不同类型的电路设备，例如微处理器，图像处理器，微处理器/图像组合处理器，专用集成电路，存储设备或类似设备，并且该半导体芯片15可以是单核的或多核的甚至是与额外芯片堆叠的。半导体芯片15可由块状半导体构建，如硅或锗，或者由诸如绝缘材料上的硅等绝缘材料上的半导体构建。半导体芯片15可以是安装到电路板20上的倒装芯片并且通过焊点或其他结构(图1中未图示，但图示在后续的图中)电连接到电路板20上。