[发明专利]形成电容器的方法

说明书

技术领域

本文所揭示的实施例涉及形成电容器的方法。

背景技术

电容器是半导体集成电路(例如存储器电路，例如DRAM电路)中的常用电组件。典型电容器是由两个由非导电电容器介电区域分开的导电电极组成。随着集成电路密度的增加，尽管正在减小电容器面积，但对于维持足够高的存储电容仍存在持续挑战。一种增加单元电容的途径是通过单元结构技术实施。所述技术包括3维单元电容器，例如沟槽式电容器和堆叠式电容器。增加单元电容的其它途径包括开发和利用用于电容器电极和电容器介电区域中的一者或两者的新材料。

一种使电容最大化的途径是使用一种或一种以上具有极高介电常数k的电介质用于电容器介电区域。某些介电金属氧化物可用于所述目的。介电金属氧化物可以多种不同的无定形相和结晶相存在，其中每一相具有不同的介电常数。已经发现，在一些情况下，沉积75埃和低于75埃的介电金属氧化物层可需要在远超过500℃下的后续高温退火以实现所述不同材料的所要的最高k相。遗憾的是，将衬底暴露于所述高温可导致其它电路组件和材料的损坏。因此，将需要开发能够制造具有高k电介质的电容器的技术，所述技术在沉积电容器介电层之后不需要将衬底暴露于高温下。

发明内容

附图说明

图1是根据本发明实施例的工艺中的衬底的示意性剖视图。

图2是继图1所显示步骤之后的处理步骤处的图1衬底的视图。

图3是继图2所显示步骤之后的处理步骤处的图2衬底的视图。

图4是继图3所显示步骤之后的处理步骤处的图3衬底的视图。

图5是根据本发明实施例的工艺中的衬底的示意性剖视图。

图6是继图5所显示步骤之后的处理步骤处的图5衬底的视图。

图7是根据本发明实施例的工艺中的衬底的示意性剖视图。

图8是继图7所显示步骤之后的处理步骤处的图7衬底的视图。

图9是继图8所显示步骤之后的处理步骤处的图8衬底的视图。

图10是继图9所显示步骤之后的处理步骤处的图9衬底的视图。

图11是根据本发明实施例的工艺中的衬底的示意性剖视图。

图12是继图11所显示步骤之后的处理步骤处的图11衬底的视图。

图13是根据本发明实施例的工艺中的衬底的示意性剖视图。

图14是根据本发明实施例的工艺中的衬底的示意性剖视图。

具体实施方式

参照图1到4阐述形成电容器的第一实施例方法。参照图1，衬底片段通常由参考编号10表示，且可包含半导体衬底。在本文件的上下文中，术语“半导体衬底”或“半导电衬底”经定义以指包含半导电材料的任一构造，所述半导电材料包括(但不限于)诸如半导电晶片的块状半导电材料(单独或在其上包含其它材料的组合件中)和半导电材料层(单独或在包含其它材料的组合件中)。术语“衬底”是指任一支撑结构，其包括(但不限于)上文所阐述的半导电衬底。实例性衬底10描绘成包含基底材料或衬底12，其向外将形成电容器。衬底12将可能包含多种可为绝缘、导电和/或半导电的不同组成的材料和层。

内部导电电容器电极材料14已沉积于衬底12上方。所述材料可为均匀或不均匀的，其中经导电掺杂的半导电材料和一种或一种以上金属作为实例。在本文的上下文中，“金属”涵盖元素形式的金属、元素金属的合金和一种或一种以上导电金属化合物。实例包括经导电掺杂的硅、钛、钨、导电金属氮化物、铂、钌和导电金属氧化物。内部导电电容器电极材料14的实例性厚度范围为从50埃到300埃。

参照图2，第一相的介电金属氧化物层16已在内部导电电容器电极材料14上方沉积到厚度不超过75埃。第一相介电金属氧化物层16具有至少15的介电常数“k”。介电层16可经布置与内部导电电容器电极材料14直接物理触及接触或可不与其直接物理触及接触。因此，一种或一种以上不同的电容器介电材料可提供于第一相介电金属氧化物层16及导电电容器电极材料14的中间，例如如由层14与16之间的三个垂直点所指示。无论如何，在一个实施例中，介电金属氧化物层16的厚度不超过60埃，且在一个实施例中不超过50埃。

介电金属氧化物层16的第一相可为无定形或结晶。无论如何，层16的金属氧化物可仅含有单一金属元素，或可包含多种金属元素。用于层16的具有至少15的k的具体高k介电实例性材料包括ZrO2、TiO2、Ta2O5、HfO2和Nb2O5中的至少一者。