[发明专利]具有负电压写入辅助电路的存储器及其方法

说明书

技术领域

本公开内容一般地涉及存储器，并且更具体地，涉及具有负电压写入辅助电路的存储器及其方法。

背景技术

静态随机存取存储器(SRAM)一般地使用于要求高速度的应用(例如数据处理系统内的存储器)中。每个SRAM单元存储一位数据并且被实现为一对交叉耦接的反相器。SRAM单元只有在两种可能的电压电平中的一种下是稳定的。单元的逻辑状态由两个反相器输出中的无论哪一个为逻辑高电位来确定，并且能够通过给合适的单元输入施加足够大及足够久的电压来进行状态改变。SRAM单元的稳定性是重要的问题。SRAM单元相对于可能引起单元非有意地改变逻辑状态的瞬变、工艺变异、软错误及电源波动必须是稳定的。此外，SRAM单元在读操作期间必须在不损害写入单元的速度或能力的情况下提供良好的稳定性。

但是，良好的读稳定性能够使写入存储单元变得困难。此外，工艺变异能够导致阵列的某些单元比其它单元更加难以写入。一种获得良好的写性能和良好的读稳定性这两者的方式是降低存储器阵列用于写操作的电源电压并且提高存储器阵列用于读操作的电源电压。另外，写性能还能够通过在写操作期间将逻辑低电位的位线电压降低到低电位之下来提高。典型地，电容器自举电路被用来使位线电压增压至负电压。但是，自举电路需要使用具有相对大的晶体管的写驱动电路。此外，在位线和自举电路之间的电容比难以为不同的电压而修整。

因此，所需要的是解决以上问题的存储器以及操作该存储器的方法。

附图说明

本发明以实例的方式示出并且不受附图所限制，在附图中相同的参考符号指示相似的元件。附图中的元件出于简单和清晰起见来示出而不一定按比例画出。

图1以框图的形式示出了根据一种实施例的集成电路存储器；

图2示出了图1的存储器在写操作期间的各种信号的时序图。

具体实施方式

一般地，本发明提供了具有使位线电压在写操作期间增压至地电平之下的电路的集成电路存储器。在一种实施例中，该电路包括电荷泵、复用电路和电容器。电荷泵生成负电压并且在电容器上持续充电或保持预定的电压电平。在写操作期间，复用器接收非重叠的控制信号以促使位线被首先拉至地电位，或者某一其它预定的电压电平，然后到负电压，例如，200毫伏(mV)。电容器被耦接以存储负电荷以帮助使位线电压增压至地电位之下。在一种实施例中，存储器是静态随机存取存储器(SRAM)。此外，在一种实施例中，存储器阵列首先针对在预定的电源电压下相对更加难以写入的存储单元而被测试。那些单元的位置被存储，并且只有那些单元在写操作期间接收负的位线增压。另外，电荷泵能够为每个子阵列而实现并且能够单独地修整使得负增压的电压以子阵列为基础来调整。

一方面，本发明提供了一种将数据写入存储器中的方法，其中存储器包括具有位线对的列的子阵列，方法包括：选择用于写入的第一列；通过将逻辑高电位施加于第一列的第一位线并且将低于逻辑高电位的第一电位施加于第一列的第二位线来启动写入；提供低于第一电位的第二电位；以及去除第一电位并且将第二电位施加于第二位线。启动写入的步骤的特征还可以在于子阵列由不小于在逻辑高电位与第一电位之间的差异的电压差所供电。启动写入的步骤的特征还可以在于第一电位是地电位。方法还可以包括使第一和第二位线返回至公共电压的步骤。方法还可以包括：在去除步骤之前启用与第一列相交的字线；以及在返回步骤之前禁用该字线。方法还可以包括：选择用于写入的第二列；将逻辑高电位施加于第二列的第一位线并且将第一电位施加于第二列的第二位线；以及在不使第二位线降低至第一电位之下的情况下使第二列的第一和第二位线返回至公共电压。方法还可以包括：针对用于写入的弱位对第一和第二列进行测试；识别在第一列中用于写入的弱位；以及找出在第二列中用于写入的非弱位。下列步骤可以同时发生：通过将逻辑高电位施加于第一列的第一位线并且将第一电位施加于第一列的第二位线来启动写入；和将逻辑高电位施加于第二列的第一位线且将第一电位施加于第二列的第二位线。通过将逻辑高电位施加于第一列的第一位线且将第一电位施加于第一列的第二位线来启动写入的步骤可以在将逻辑高电位施加于第二列的第一位线且将第一电位施加于第二列的第二位线的步骤之前发生。去除第一电位并且将第二电位施加于第二位线的步骤的特征还可以在于第二电位在其施加于第二位线期间变化至少10毫伏。