[发明专利]存储阵列和存储系统及数据访问方法

权利要求书

1.一种存储设备数据访问方法，其特征在于，包括：

将从用户接口芯片输入的数据通过快速外设组件互联PCIE链路传递到非易失性存储装置，所述用户接口芯片和所述非易失性存储装置连接到PCIE链路，所述非易失性存储装置包括内存和非易失性存储介质；

将所述数据写入所述非易失性存储装置的内存中；

将写入所述非易失性存储装置的内存中的数据，写入到所述非易失性存储介质。

2.根据权利要求1所述的方法，其特征在于，

所述将从用户接口芯片输入的数据通过快速外设组件互联PCIE链路传递到非易失性存储装置，包括：

中央处理器CPU将从用户接口芯片输入的数据，通过PCIE链路写入到非易失性存储装置的PCIE总线存储Memory窗口地址；其中，所述非易失性存储装置为分配了PCIE总线Memory窗口地址空间的存储设备。

3.根据权利要求2所述的方法，其特征在于，

所述方法还包括：

CPU通过控制指令将所述PCIE总线Memory窗口地址与固态硬盘的逻辑存储空间地址的对应关系，通知所述非易失性存储装置；

所述非易失性存储装置还包括控制器，所述将所述数据写入所述非易失性存储装置的内存中；将写入所述非易失性存储装置的内存中的数据，写入到所述非易失性存储介质，包括：

所述非易失性存储装置的控制器将所述数据写入所述非易失性存储装置的内存中；并根据所述PCIE总线Memory窗口地址与非易失性存储装置的逻辑存储空间地址的对应关系，以及所述非易失性存储装置的逻辑存储空间地址和物理存储空间地址的映射对应关系，将写入所述非易失性存储装置的内存中的数据，对应写入到所述非易失性存储介质。

4.根据权利要求1至3任一项所述的方法，其特征在于，所述方法还包括：

将所述非易失性存储介质中存储的数据读取到所述非易失性存储装置的内存中；

将读取到所述非易失性存储装置的内存中的数据通过PCIE链路传递到用户接口芯片；或者，将读取到所述非易失性存储装置的内存中的数据通过PCIE链路传递给CPU处理。

5.根据权利要求1至3任一项所述的方法，其特征在于，将所述数据写入所述非易失性存储装置的内存中，包括：

判断所述非易失性存储装置的内存中是否已缓存有与用户接口芯片输入的数据相同的第二数据，若没有；则将所述用户接口芯片输入的数据写入所述非易失性存储装置的内存；若有，则将所述第二数据作为写入到非易失性存储装置的内存中的所述用户接口芯片输入的数据。

6.一种存储阵列，其特征在于，包括：

中央处理器CPU、用户接口芯片、快速外设组件互联PCIE交换芯片以及一个或多个非易失性存储装置；

其中，PCIE交换芯片将CPU、用户接口芯片和非易失性存储装置连接到PCIE链路；所述非易失性存储装置包括内存和非易失性存储介质；

所述CPU，用于控制将从所述用户接口芯片输入的数据通过PCIE链路传递到所述非易失性存储装置；

所述非易失性存储装置，用于将所述数据写入所述非易失性存储装置的内存中；将写入所述非易失性存储装置的内存中的数据，写入所述非易失性存储介质。

7.根据权利要求6所述的存储阵列，其特征在于，所述非易失性存储装置为分配了PCIE总线Memory窗口地址空间的存储设备；

所述CPU具体用于，控制将从用户接口芯片输入的数据通过PCIE链路写入到所述非易失性存储装置的PCIE总线Memory窗口地址。

8.根据权利要求7所述的存储阵列，其特征在于，

所述CPU还用于，通过控制信令将所述PCIE总线Memory窗口地址与非易失性存储装置的逻辑存储空间地址的对应关系，通知所述非易失性存储装置；

所述非易失性存储装置还包括控制器，所述控制器，用于将所述数据写入所述非易失性存储装置的内存中；并根据所述PCIE总线Memory窗口地址与非易失性存储装置的逻辑存储空间地址的对应关系，以及所述非易失性存储装置的逻辑存储空间地址和物理存储空间地址的映射对应关系，将写入所述非易失性存储装置的内存中的数据，对应写入到所述非易失性存储介质。