[发明专利]一种DDR控制器及其实现方法和芯片

权利要求书

1.一种DDR控制器的实现方法，其特征在于，所述方法包括下述步骤：

同时解析缓存的多个命令；

预判所述解析的每一命令访问的地址的块Bank和行Row与当前正在执行的命令的地址Bank和Row的关系，将预充电PRECHARGE命令和激活ACTIVE命令提前发送。

2.如权利要求1所述的方法，其特征在于，所述ACTIVE命令提前发送的条件为：

第一个命令要访问的Bank和Row没有被激活；或者

后续命令要访问的Bank和Row与所述后续命令之前的所有命令要访问的Bank和Row均不同；

PRECHARGE命令提前发送的条件为：

后续命令与第一个命令要访问的是相同Bank、不同Row，且与除第一个命令之外的前续命令访问的是不同Bank，则第一个读/写命令完成后要发送PRECHARGE命令。

3.如权利要求1所述的方法，其特征在于，采用状态机预判所述解析的每一命令访问的地址的Bank和Row与当前正在执行的命令的地址Bank和Row的关系。

4.如权利要求3所述的方法，其特征在于，所述状态机的状态包括：

空闲状态、激活状态、读写状态、关闭状态、突发中止状态、等待状态和全部关闭状态；

所述状态的转换条件具体为：

A、跳转至激活状态的条件，具体如下：

命令要访问的Bank和Row没有被激活；或者

后续命令要访问的Bank和Row与该命令之前的所有命令要访问的Bank和Row均不同；

B、跳转至读写状态的条件，具体如下：

对当前命令有效，即后续命令跳转至读写状态要等到当前命令完成后；

C、跳转至关闭状态的条件，具体如下：

后续命令与第一个命令要访问的是相同Bank、不同Row，且与除第一个命令之外的前续命令访问的是不同Bank，则第一个读/写命令完成后要发送PRECHARGE命令；或者

如果某个Bank、Row已经被激活，且待解析的命令都不指向该Bank，则在所述解析命令执行期间要发送PRECHARGE命令；

D、跳转至突发中止状态的条件，具体如下：

当某个命令要读取的数据不足DDR器件的突发长度，要发送BURST TERMINATE命令阻隔多余的数据；

E、跳转至空闲状态的条件，具体如下：

当长时间内没有读或写命令要发送给外部DDR器件或有模式配置或刷新命令要发送给DDR器件，控制器将跳转至全部关闭状态关闭DDR器件所有Bank后回到空闲状态；

F、跳转至等待状态的条件为：

当待执行的命令与前续发送的命令之间的时间间隔不满足DDR器件的时间参数要求时，则跳转至等待状态。

5.如权利要求1所述的方法，其特征在于，所述同时解析缓存的多个命令的数目由DDR器件的bank数目，以及系统应用中所有访问DDR器件的主机数目决定。

6.一种DDR控制器，其特征在于，所述控制器包括：

命令解析单元，用于同时解析缓存的多个命令；

命令发送单元，用于预判所述命令解析单元解析的每一命令访问的地址的Bank和Row与当前正在执行的命令的地址Bank和Row的关系，将PRECHARGE命令和ACTIVE命令提前发送。

7.如权利要求6所述的控制器，其特征在于，所述命令发送单元将ACTIVE命令提前发送的条件为：

第一个命令要访问的Bank和Row没有被激活；或者

后续命令要访问的Bank和Row与所述后续命令之前的所有命令要访问的Bank和Row均不同；

PRECHARGE命令提前发送的条件为：

后续命令与第一个命令要访问的是相同Bank、不同Row，且与除第一个命令之外的前续命令访问的是不同Bank，则第一个读/写命令完成后要发送PRECHARGE命令。

8.如权利要求6所述的控制器，其特征在于，所述命令发送单元采用状态机预判所述解析的每一命令访问的地址的Bank和Row与当前正在执行的命令的地址Bank和Row的关系，将PRECHARGE和ACTIVE提前发送。