[发明专利]基于FIFO分段存储的QC-LDPC码部分并行译码方法

权利要求书

1.一种基于FIFO分段存储的QC-LDPC码部分并行译码方法，包括如下步骤：

(1)已知校验矩阵H_bM×bN由M×N个大小为b×b的循环方阵A^i，j构成，其中A^i，j由ω个b×b的单位阵循环右移次的方阵相加而成，这些方阵记为并以作为独立的译码单元，下标d的取值范围为1～ω，是方阵第一行中“1”的位置，称为起始地址，的取值范围为0～(b-1)；

(2)将独立的译码单元分成均匀的块，设块的大小为J×J，分成的块数K＝b/J，该块数K称为译码并行度，中第m行第n列的块用表示，并以作为最小的译码单元，中下标m和n的取值范围都为1～K；

(3)设起始地址的表达式为其中a是被J整除的最大整数，a称为空间起始位置，a的可能取值为0～(K-1)，β是除以J的余数，β称为偏移地址，β的可能取值为0～(J-1)；

(4)将一共K个最小译码单元合并成一个大块，记为则每个包含J行，b列，则把每一个作为译码时校验节点更新的最小更新单元，根据每个构建对应的一个CFU存储空间R’_m，下标m的取值范围是1～K，在每个周期内完成对K个最小更新单元中同一行的更新，经过J＝b/K个周期，完成对独立译码单元的行更新；

(5)将一共K个最小译码单元合并成一个大块，记为则每个包含b行，J列，则把每一个作为译码时变量节点更新的最小更新单元，根据每个构建对应的一个VFU存储空间R”_n，下标n的取值范围是1～K，在每个周期内完成对K个最小更新单元中同一列的更新，经过J＝b/K个周期，完成对独立译码单元的列更新；

(6)设译码过程的迭代次数为N，重复步骤(4)和步骤(5)N次，得到译码结果为C，直到满足译码终止条件时完成QC-LDPC码部分并行译码。

2.根据权利要求1所述的部分并行译码方法，其中步骤(4)所述的根据每个构建对应的一个CFU存储空间R’_m，它由1～2个FIFO根据偏移地址β的不同取值构建：

当β＝0时，每个CFU存储空间R’_m由一个深度为J的先进先出FIFO构成，每个FIFO包含J＝b/K个存储单元，每个存储单元都连接数据输入和数据输出线，数据输出线与相邻的前一个存储单元数据输入线连接，第1个存储单元的数据输出线与译码器中的校验节点更新单元的数据输入线连接，校验节点更新单元的数据输出线与第J个存储单元的数据输入线连接，这样构建形成CFU存储空间R’_m；

当β≠0时，每个CFU存储空间R’_m由两个FIFO组合而成，将这两个FIFO记为SC1_m和SC2_m，其中SC1_m包含J-β个存储单元，SC2_m包含β个存储单元，则CFU存储空间R’_m一共包含J个存储单元，SC1_m和SC2_m中的每个存储单元都连接数据输入和数据输出线，数据输出线与相邻的前一个存储单元数据输入线连接，SC1_m中第1个存储单元的数据输出线与译码器中的校验节点更新单元的数据输入线连接，SC2_m中的第1个存储单元的数据输出线与SC1_m中第J-β个存储单元的数据输入线连接，校验节点更新单元的数据输出线与SC2_m中第β个存储单元的数据输入线连接，这样构建形成CFU存储空间R’_m。