[发明专利]电可编程可擦除非易失存储点的编程方法及相应存储设备

说明书

技术领域

本发明涉及存储器，更具体地说，涉及电可擦除可编程非易失性存储器(EEPROM)。

背景技术

在EEPROM中，存储在存储点中的比特的逻辑值可以由浮置栅晶体管的阈值电压来表示，该浮置栅晶体管的阈值电压可以通过写入或擦除操作来修改。可以利用大约为10至20伏且通常为16伏的高编程电压Vpp，通过隧穿效应(福勒-诺德海姆效应)向晶体管的栅极注入电荷或从晶体管的栅极移走电荷，来对浮置栅晶体管执行写入或擦除。

通常对EEPROM编程所需的该16伏的高电压不能降低，因而对产品的处理和可靠性设置了相当多的限制。这是因为平版印刷的缩小，即蚀刻分辨率的增大，趋向于使工作电压降低。这种高编程电压可能会变成更加难以解决的问题，尤其是在涉及晶体管的源/漏结的穿通和漏电以及栅氧化物的击穿时更是如此。晶体管的击穿和过早老化的这些风险可能对产品的可靠性具有直接影响。

发明内容

发明了一种作为“分裂电压”方法已知的方法。更具体地说，用于对存储板进行编程的高电压Vpp可以分裂在正电压Vpp+和负电压Vpp-之间，使得差(Vpp+-Vpp-)可以等于Vpp。利用这种方法，可以选择约12伏的电压Vpp+和约-4伏的电压Vpp-。

这种方法减少了对晶体管的电压容量的限制。然而，由于负电压为几伏，要使用“三井”技术，因此这种方法可能具有使存储板生产工艺更加复杂的缺陷。此外，由于提供了负开关电压，因此控制设计可能相对更为复杂，并且对存储板的面积也具有负面影响。这可能是因为负电压切换在涉及控制栅选择晶体管的存储板的面积(使用P型金属氧化物半导体(PMOS)晶体管)方面成本相对较高，并且可能不适用于低粒度的EEPROM。

在一种形式的应用和实施例中，描述了一种用于对电可编程可擦除非易失性存储点进行编程的方法和对应的存储设备，这种存储设备与用于生产这种类型的存储器的传统方法相兼容。换句话说，这种存储设备涉及的例如对生产工艺的改进很少，并且可以与字节粒度相兼容。该方法可减少对晶体管的电压容量的生产限制，并且通过降低氧化物击穿的风险而大大提高了可靠性。

根据一方面，描述一种用于对电可编程可擦除非易失性存储点进行编程的方法，该存储点具有连接到位线和地线的至少一个浮置栅晶体管，并且能够利用编程电压被编程。根据这方面的总体特征，在所述存储点的擦除阶段，第一负电压可以施加于位线和地线。该第一电压的绝对值小于PN二极管的阈值，同时第二正电压可以施加于所述浮置栅晶体管的控制栅。后一电压可以小于所述编程电压。所述第二电压与所述第一电压之差可以等于所述编程电压，并且在所述存储点的写入阶段，所述第一负电压可以施加于所述浮置栅晶体管的控制栅，并且所述第二电压可以施加于所述位线。

这是因为编程电压中相对较小的变化就足以在栅极氧化物击穿上对存储点的可靠性具有显著(出乎意料)的影响。另外，通过利用低于PN二极管阈值的负电压，例如约500毫伏的负电压，可以保持与例如利用“单井”技术的传统EEPROM存储点生产工艺的兼容性的同时，实现这种对存储点可靠性的显著影响。由于这种低的负电压可以避免PN结的雪崩，因此可以与这种技术相兼容。

另外，存储点可能在擦除阶段使位线和地线短路。同时向位线和地线施加负电压(代替传统的施加地电压(话句话说，地线上的0伏))可以降低负电压与0伏之间短路的几率。

以上提及的负电压和正电压是相对于晶体管的衬底电势来定义的。

在一个实施例中，其中浮置栅晶体管是通过“单井”技术制成的N沟道MOS晶体管，可以施加约-0.5伏的第一负电压，同时施加约15.5伏的第二正电压。利用这些值，得到的编程电压可以是16伏。

因此，这种示例中，在擦除阶段期间，可以将-0.5伏发送到位线和地线，而在写入阶段期间，可以将-0.5伏发送到浮置栅晶体管的控制栅。

根据另一方面，存储设备可以包括具有至少一个电可编程可擦除非易失性存储点的存储板以及用于利用编程电压对存储点进行编程的编程装置或编程模块，所述存储点具有连接到位线和地线的至少一个浮置栅晶体管。

根据该方面的总体特征，所述编程装置或模块可以包括第一装置或部件或模块，被配置为产生绝对值小于PN二极管的阈值的第一负电压。所述编程装置或模块还可以包括第二装置或部件或模块，被配置为产生小于所述编程电压的第二正电压。所述第二电压与所述第一电压之差可以等于所述编程电压。