[发明专利]利用纠错码和同步信息的数据行存储及传输

说明书

技术领域

本发明的实施例涉及高度地并行的系统中的同步。更具体来说，本发明的实施例涉及在高度地并行的系统内的高速缓存或数据行中的纠错码(ECC)符号和同步符号的使用。

背景技术

并行计算系统利用多个处理组件来并行地执行任务。已经开发了许多策略和技术来标识和协调这种并行处理功能性。因此，需要同步机制。但是，当前的同步机制可能要求专门的结构和操作，这可增加系统的复杂性和/或妨碍整体系统性能。

发明内容

根据本发明的一个方面，提供一种方法，包括：

使用纠错码对数据块进行编码，其中所得编码每32个数据符号包括三个校验符号；

生成与所述数据符号对应的至少一个同步符号；

组合所述数据符号、所述校验符号和所述至少一个同步符号；

传送已组合的所述数据符号、所述校验符号和所述至少一个同步符号。

根据本发明的另一方面，提供一种设备，包括：

第一处理器；

第二处理器，所述第二处理器与所述第一处理器耦合，以便与所述第一处理器并行操作，所述第二处理器使用纠错码对数据块进行编码，其中所得编码每32个数据符号包括三个校验符号；生成与所述数据符号对应的至少一个同步符号，用于所述第二处理器与所述第一处理器之间的同步；组合所述数据符号、所述校验符号和所述至少一个同步符号；以及将已组合的所述数据符号、所述校验符号和所述至少一个同步符号传送给所述第一处理器。

根据本发明的又一方面，提供一种包括计算机可读介质的产品，在所述计算机可读介质上存储了指令，所述指令在被执行时使一个或多个处理器：

使用纠错码对数据块进行编码，其中所得编码每32个数据符号包括三个校验符号；

生成与所述数据符号对应的至少一个同步符号；

组合所述数据符号、所述校验符号和所述至少一个同步符号；

传送已组合的所述数据符号、所述校验符号和所述至少一个同步符号。

附图说明

在附图的各个图中，通过示例而不是通过限制来说明本发明的实施例，附图中相似的参考标号表示相似的元件。

图1是并行计算系统的一个实施例的框图。

图2是具有ECC符号和同步符号的高速缓存行的一个实施例的逻辑布局。

图3是用于对具有同步符号的数据行进行编码和传送的技术的一个实施例的流程图。

图4是用于对具有同步符号的数据行进行接收和解码的技术的一个实施例的流程图。

具体实施方式

在以下描述中，提出许多具体细节。但是，即使没有这些具体细节也可实施本发明的实施例。在其它情况下，没有详细示出众所周知的电路、结构和技术，以免影响对本描述的理解。

本文描述将要用于并行处理的同步数据包含在具有纠错码符号的数据块中的技术、过程和结构。数据块使用纠错码来编码。在一个实施例中，利用经修改的里德-索罗蒙码。所得编码每32个数据符号包括三个校验符号，这少于传统里德-索罗蒙编码的每32个数据符号四个校验符号。

与数据符号对应的至少一个同步符号被生成并且存储在数据块中原本是传统里德-索罗蒙编码的第四符号之处。例如，数据符号、校验符号和至少一个同步符号被组合到高速缓存行中。传送已组合的数据符号、校验符号和至少一个同步符号。例如，所述传送可在并行处理环境中的处理器之间进行。

图1是并行计算系统的一个实施例的框图。图1所示的并行计算系统是用来表示一系列的并行计算系统(例如，多核系统、对称系统、不对称系统)。备选的并行计算系统可包括更多、更少和/或不同的组件。

由于计算机系统100是并行计算系统，所以处理器110可对数据并行操作。这种并行操作要求某种机制来使这些并行操作的结果同步。计算机系统100还包括：总线105或者传递信息的其它通信装置；以及耦合到总线105以处理信息的处理器110。

计算机系统100还包括随机存取存储器(RAM)或者其它动态存储装置120(称作存储器)，它们耦合到总线105，以便存储将由处理器110执行的信息和指令。存储器120还可用于在处理器110执行指令期间存储临时变量或其它中间信息。存储器120中的部分或全部可实现为双列直插存储器模块(DIMM)。

对于对数据的小(例如4字节)块进行操作的一些细粒度的并行算法，每块一个同步位可能就够了。这个附加同步位或标签位可与数据一起存储在存储器中。但是，许多DIMM没有可用来与数据一起存储这种信息的额外位(除了ECC位之外)。