[发明专利]栅极驱动电路和具有栅极驱动电路的显示设备

权利要求书

1.一种栅极驱动电路，所述栅极驱动电路包括接连地连接至彼此的多个级，所述多个级中的每级响应于至少一个时钟信号，将栅极电压输出到多条栅极线中的相应的栅极线，所述多个级中的每级包括：

电压输出部件，输出栅极电压；

输出驱动部件，驱动电压输出部件；

保持部件，将栅极线保持在截止电压；以及

放电部件，被布置在栅极线的第一端，响应于从电压输出部件输出的栅极电压，用于将相应的栅极线放电至截止电压，

其中，放电部件包括：

第一放电电路，接收从电压输出部件输出的栅极电压，以将栅极电压放电至截止电压；以及

第二放电电路，响应于放电控制信号，将从电压输出部件输出的栅极电压放电至截止电压。

2.如权利要求1所述的栅极驱动电路，其中，放电部件还包括：第三放电电路，被布置在相应的栅极线的第二端，放电部件接收放电控制信号，并将从电压输出部件输出的栅极电压放电至截止电压。

3.如权利要求2所述的栅极驱动电路，其中，第三放电电路包括：晶体管，包括接收放电控制信号的控制电极、连接到相应的栅极线的输入电极以及接收截止电压的输出电极。

4.如权利要求1所述的栅极驱动电路，其中，第一放电电路包括：晶体管，包括连接到与随后级相应的至少一条栅极线的控制电极、连接到相应的栅极线的输入电极以及接收截止电压的输出电极。

5.如权利要求1所述的栅极驱动电路，其中，第二放电电路包括：晶体管，包括接收放电控制信号的控制电极、连接到相应的栅极线的输入电极以及接收截止电压的输出电极。

6.如权利要求1所述的栅极驱动电路，其中，时钟信号包括：第一时钟信号和第二时钟信号，第一时钟信号和第二时钟信号中的每个具有大于0％且小于50％的占空比，第一时钟信号具有与第二时钟信号的相位不同的相位。

7.如权利要求6所述的栅极驱动电路，其中，当第一时钟信号和第二时钟信号两者处于低态时，放电控制信号处于高态。

8.如权利要求1所述的栅极驱动电路，其中，时钟信号包括：第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，第一时钟信号至第四时钟信号中的每个具有大于0％且小于50％的占空比，第一时钟信号至第四时钟信号均具有与彼此不同的相位。

9.如权利要求8所述的栅极驱动电路，其中，放电控制信号包括：

第一放电控制信号，当第一时钟信号和第三时钟信号两者处于低态时，第一放电控制信号处于高态；以及

第二放电控制信号，当第二时钟信号和第四时钟信号两者处于低态时，第二放电控制信号处于高态。

10.如权利要求8所述的栅极驱动电路，其中，放电控制信号包括：

第三放电控制信号，是第一时钟信号的倒相；

第四放电控制信号，是第二时钟信号的倒相；

第五放电控制信号，是第三时钟信号的倒相；以及

第六放电控制信号，是第四时钟信号的倒相。

11.如权利要求8所述的栅极驱动电路，其中，放电控制信号包括：

第七放电控制信号，当第一时钟信号和第四时钟信号处于低态时，第七放电控制信号处于高态；

第八放电控制信号，当第一时钟信号和第二时钟信号处于低态时，第八放电控制信号处于高态；

第九放电控制信号，当第二时钟信号和第三时钟信号处于低态时，第九放电控制信号处于高态；以及

第十放电控制信号，当第三时钟信号和第四时钟信号处于低态时，第十放电控制信号处于高态。

12.一种显示设备，所述显示设备包括：

多个像素，按矩阵构造排列；

多条栅极线，将栅极信号施加到所述多个像素；

多条数据线，将数据信号施加到所述多个像素；

栅极驱动器，连接到栅极线，其中，栅极驱动器基于至少一个时钟信号产生栅极信号；

数据驱动器，连接到数据线，其中，数据驱动器产生数据信号；以及

控制器，控制栅极驱动器和数据驱动器的操作，

其中，栅极驱动器包括：

第一放电电路，被布置在多条栅极线的第一端，其中，第一放电电路将栅极信号放电至截止电压；以及

第二放电电路，响应于从控制器输出的放电控制信号，将栅极信号放电至截止电压。