[发明专利]制造非易失性存储器件的方法

说明书

相关申请的交叉引用

本申请要求2010年2月25日提交的韩国专利申请号为10-2010-0017052的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例涉及制造非易失性存储器件的方法，更具体而言，涉及制造能够对电荷陷阱层中的杂质离子浓度进行补偿的非易失性存储器件的方法。

背景技术

在非易失性存储器件中，正在积极地开发具有对高集成度有利的结构的NAND快闪存储器件。在NAND快闪存储器件中，可以通过控制存储单元的电荷陷阱层中所捕获/储存的电子来用期望的阈值电压对存储单元编程。可以通过对形成在电荷陷阱层之上的控制栅极施加特定的电压，来对在执行编程时被捕获进电荷陷阱层中的电荷的量进行控制，其中，在所述电荷陷阱层与所述控制栅极之间形成有电介质层。因此，施加于控制栅极的电压与在电荷陷阱层上感应的电压之比、即耦合比成为确定NAND快闪存储器件的操作特性的重要因素。具体而言，当耦合比保持恒定时，可以防止与器件的阈值电压有关的分布特性恶化，而不出现异常编程单元(APC)。另外，也可以防止读取操作失败。

但是，耦合比可能因电荷陷阱层中出现的耗尽现象而发生变化。电荷陷阱层主要由包含杂质离子的多晶硅形成。由于在后续工艺中产生的热，电荷陷阱层中所含的杂质离子可能持续地向外释放。如果电荷陷阱层中所含的杂质离子的浓度过度地降低，则出现耗尽现象，这可能使器件的阈值电压的分布特性恶化并导致读取操作失败。

为了解决以上问题，在形成包含杂质离子的电荷陷阱层之后，可以通过另外的离子注入工艺向电荷陷阱层中注入另外的杂质离子。但是，另外的杂质离子也可能被注入到不希望被注入的部分中(例如，半导体衬底中用作沟道的有源区)，并因此存储单元的阈值电压Vt会发生偏移。

发明内容

本发明的示例性实施例涉及制造非易失性存储器件的方法，所述非易失性存储器件能够通过使补偿层内的杂质离子扩散至电荷陷阱层中的方式来补偿电荷陷阱层中的杂质离子的浓度。

根据本说明书的一个示例性方面，一种制造非易失性存储器件的方法包括以下步骤：在半导体衬底之上形成隧道绝缘层；在隧道绝缘层之上形成包含第一浓度的第一杂质离子的电荷陷阱层；在电荷陷阱层之上形成包含第二浓度的第二杂质离子的补偿层；使补偿层内的第二杂质离子向电荷陷阱层扩散；去除补偿层；在电荷陷阱层的表面上形成电介质层；以及在电介质层上形成用于控制栅极的导电层。

根据本说明书的另一个示例性方面，一种制造非易失性存储器件的方法包括以下步骤：在半导体衬底之上形成隧道绝缘层；在隧道绝缘层之上形成包含第一浓度的第一杂质离子的电荷陷阱层；沿着电荷陷阱层的表面形成包含第二浓度的第二杂质离子的第一电介质层；使第一电介质层内的第二杂质离子向电荷陷阱层扩散；在第一电介质层之上层叠第二电介质层和第三电介质层；以及在第三电介质层上形成用于控制栅极的导电层。

在形成第一电介质层之前，所述方法还可以包括以下步骤：将隧道绝缘层和电荷陷阱层图案化以暴露出半导体衬底；刻蚀暴露的半导体衬底以形成沟槽；以及用隔离绝缘层填充沟槽。

隔离绝缘层的上表面可以比电荷陷阱层的上表面低并且比隧道绝缘层的上表面高。

在形成隔离层之后，图案化了的电荷陷阱层的表面可以在形成第一电介质层期间被氧化。

在形成隔离层之后，所述方法还可以包括以下步骤：将图案化了的电荷陷阱层的表面氧化来形成氧化物层；以及去除氧化物层以减小电荷陷阱层的上侧的宽度。

第一电介质层可以由固溶体状态的磷硅酸盐玻璃(PSG)或硼硅酸盐玻璃(BSG)形成。

第二电介质层可以由氮化物层形成，而第三电介质层可以由氧化物层形成。

电荷陷阱层可以包括用硅(Si)源气体和包含第一杂质离子的气体形成的掺杂的多晶硅层。

电荷陷阱层可以包括通过向用硅(Si)源气体形成的未掺杂的多晶硅层中注入第一杂质离子来形成的掺杂的多晶硅层。

第一杂质离子可以包括3价离子或5价离子，而第二浓度可以比第一浓度高。另外，第二杂质离子可以具有与第一杂质离子相同的3价离子或5价离子。

根据本说明书的另一个示例性方面，一种制造非易失性存储器件的方法包括以下步骤：在半导体衬底之上形成掺杂有第一浓度的第一杂质离子的电荷陷阱层；使电荷陷阱层图案化以在被图案化的电荷陷阱层之间的衬底上形成沟槽；用隔离层填充沟槽以暴露出被图案化的电荷陷阱层的上侧；在电荷陷阱层之上形成掺杂有比第一浓度高的浓度的第二杂质离子的补偿层；以及使补偿层内的第二杂质离子向电荷陷阱层扩散。