[发明专利]一种金属栅极及MOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造工艺，特别是一种金属栅极及MOS晶体管的形成方法。

背景技术

在半导体器件制造中，漏电一直是降低处理器良品率、阻碍性能提升和减少功耗的重要因素。随着半导体器件的特征尺寸越来越小，相应的核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增高，漏电问题更加凸显，功耗也随之增大。因此在45纳米以下的工艺中，传统的二氧化硅栅极介电层的工艺已遇到瓶颈，无法满足半导体器件的工艺要求；为解决上述瓶颈，目前采用高介电常数(高k：k值大于等于10)介质材料作为栅介质层，然后，形成以金属为材料的栅极以减小漏电，使功耗得到很好的控制。

目前，制备金属栅极的方法，常见的有如美国专利US20100109088中介绍的一种制造方法：先在衬底上利用浅沟槽隔离技术定义出有源区，接着用硬掩膜定义出pFET有源区，并对pFET有源区进行刻蚀。在刻蚀区域外延生长一层SiGe，至与衬底表面平齐。去除硬掩膜，然后在衬底上形成栅材料层。图形化处理，并形成金属栅极堆叠。对有源区进行离子植入，并形成金属栅极堆叠侧墙(spacers)，最后在衬底上形成源极和漏极。

现有工艺的另一种制备金属栅极的方法如图1至图4所示。参考图1，在半导体衬底(未示出)上依次形成牺牲氧化层4、多晶硅层及光刻胶层(未示出)，所述牺牲氧化层4的材料为含硅氧化物；对光刻胶层进行曝光显影工艺，以形成栅极图形；以光刻胶层为掩膜，沿栅极图形刻蚀多晶硅层，形成多晶硅栅极3；去除光刻胶层，在多晶硅栅极3两侧的半导体衬底上形成侧墙1，所述侧墙1包括依次位于多晶硅栅极3两侧的氧化硅层11和氮化硅层12。在所述半导体衬底上形成层间介质层2，所述层间介质层2材料为含硅氧化物，形成的层间介质层2表面与多晶硅栅极3和侧墙1顶部齐平。

如图2所示，去除多晶硅栅极3至露出牺牲氧化层4，形成沟槽。

如图3所示，继续刻蚀去除沟槽内的牺牲氧化层4至露出半导体衬底。

如图4所示，在层间介质层2、侧墙1上形成金属层，并将所述金属层填充满沟槽；对金属层进行研磨，形成金属栅极5。

如图5所示，现有形成的高k金属栅极时，会在层间介质层2和侧墙1中的氧化硅层11表面残留有金属层，使后续形成的半导体器件发生短路现象，降低了半导体器件的电性能。

发明内容

本发明解决的问题是提供一种金属栅极及MOS晶体管的形成方法，防止对金属层进行化学机械抛光后产生金属残留(metal residue)、金属桥(metalbridge)等问题。

为解决上述问题，本发明提供一种金属栅极及MOS晶体管形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙，所述侧墙包含依次位于多晶硅栅极两侧的氧化硅层和氮化硅层；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除多晶硅栅极至露出牺牲氧化层，形成沟槽；去除预定厚度的侧墙中氮化硅层，所述预定厚度与牺牲氧化层的厚度一致；去除沟槽内的牺牲氧化层，且使层间介质层和侧墙中氧化硅层的表面与氮化硅层顶部齐平；向沟槽内填充满金属层，形成金属栅极。

优选的，去除预定厚度的侧墙中氮化硅层方法为湿法刻蚀或干法刻蚀。

优选的，所述湿法刻蚀采用的溶液为浓磷酸，浓度为85％，刻蚀速率为：500～1500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于50∶1。

优选的，所述干法刻蚀采用的气体为含C、H和F的气体。

优选的，所述气体为CHF3、CH2F2或CH3F，刻蚀速率为：100～500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比为3∶1～6∶1。

优选的，所述层间介质层的材料为含硅氧化物。

优选的，形成所述层间介质层的方法为高密度等离子生长方法或高深宽比生长方法。

优选的，所述牺牲氧化层的材料为含硅氧化物。

优选的，形成所述牺牲氧化层的方法为炉管热氧化法。

优选的，所述金属层材料是铝、铜、镍、铬、钨、钛、钛钨、钽或镍铂。

优选的，在形成金属栅极之前还包括：在沟槽内的半导体衬底上形成栅介质层。

优选的，所述栅介质层的材料为高k材料。

优选的，所述高k材料为HfSiO、HfZrO和HfLaO中的一种或其组合。