[发明专利]LDMOS器件及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种LDMOS器件及其制造方法。

背景技术

随着半导体技术的不断发展，LDMOS(横向双扩散金属氧化物半导体场效应管，Lateral Double-diffuse MOS)器件的应用也日益广泛，同时对LDMOS器件的性能提出了更高的要求，在保证高击穿电压的同时要尽量降低器件的功耗，成为越来越被关注的问题。

现有的LDMOS器件的制造方法如图1-图3所示，包括以下步骤：

步骤1：参加图1，提供基底，所述基底包括外延层101和位于外延层上的场氧化层102(Field Oxide，FOX)，所述场氧化层102采用局部硅氧化法形成(local oxidation of silicon，LOCOS)，以N型外延为例进行说明；

步骤2：参见图2，在所述外延层101表面内形成阱区103(P阱)，在所述外延层101上和所述场氧化层102上淀积多晶硅，形成栅区104；

步骤3：参见图3，在阱区103表面内形成源区105(N型掺杂)，在外延层101表面内形成漏区106(N型掺杂)。

现有技术中的LDMOS器件的剖面图如图3所示，漏区106到源区105之间存在漂移区，载流子漂移方向如图3中箭头所示。

由LDMOS器件自身结构决定，LDMOS器件具有良好的短沟道特性，一般工作在饱和区，即工作电流基本保持不变，因此，LDMOS器件功耗的多少主要取决于器件本身的导通电阻的大小，降低器件的导通电阻有利于减小功耗，但对于功率MOS器件来说，提高击穿电压与降低导通电阻是相互矛盾的，若要提高击穿电压，导通电阻就会变大；若要降低导通电阻，就不能满足高击穿电压的要求。

发明内容

本发明实施例提供了一种LDMOS器件及其制造方法，在保证高击穿电压的基础上，较现有的LDMOS器件，进一步减小了导通电阻，进而降低了器件的功耗。

为实现上述目的，本发明实施例提供了如下技术方案：

一种LDMOS器件，包括：

基底，所述基底包括外延层和位于所述外延层表面内的阱区；

位于所述阱区内的源区，位于所述外延层内的漏区；

位于所述外延层表面内，与所述外延层掺杂状态不同的第一区和第二区，所述第一区和第二区设置于所述源区与漏区之间的漂移区内，且所述第一区和第二区的掺杂状态不同；

位于所述第一区和第二区上方的场氧化层；

位于所述阱区和所述场氧化层上的栅区。

优选的，所述第一区和第二区的排列方式为，在所述基底的平面内，垂直于漂移方向排列。

优选的，所述第一区和第二区的导电类型相反。

优选的，所述第二区和所述外延层的导电类型相同，且所述第二区的掺杂浓度大于所述外延层的掺杂浓度。

优选的，所述第一区和第二区的掺杂浓度基本相同。6、根据权利要求5所述的LDMOS器件，其特征在于，所述第一区和第二区的深度相同。

优选的，所述第一区为P型掺杂，所述第二区为N型掺杂，且所述第一区的长度小于第二区。

优选的，所述第一区和第二区的形成方法为，采用选择性外延生长的工艺先后形成所述第一区和第二区。

优选的，所述第一区和第二区的形成方法为，采用离子注入的方法先后形成所述第一区和第二区。

本发明实施例还公开了一种LDMOS器件的制造方法，包括：

提供基底，所述基底包括外延层和位于所述外延层表面内的阱区；

在所述外延层表面内形成第一区和第二区，所述第一区和第二区的掺杂状态不同；

在所述第一区和第二区上方的外延层上形成场氧化层；

在所述阱区和所述场氧化层上形成栅区，在所述阱区内形成源区，在所述外延层内形成漏区，所述第一区和第二区位于所述源区与漏区之间的漂移区内。

与现有技术相比，上述技术方案具有以下优点：