[发明专利]无载具的半导体封装件及其制造方法

说明书

技术领域

本发明涉及一种半导体封装件及其制造方法，特别是涉及一无载具的半导体封装件以及制造该半导体封装件的方法。

背景技术

传统以导线架作为芯片承载件的半导体封件的型态及种类繁多，就四边扁平无导脚(Quad Flat Non-leaded，QFN)半导体封装件而言，其特征在于未设置有外导脚，即未形成有如现有四边形平面(Quad Flat package，QFP)半导体封装件中用以与外界电性连接的外导脚，如此，将得以缩小半导体封装件的尺寸。然而伴随半导体产品轻薄短小的发展趋势，传统导线架的QFN封装件往往因其封装胶体厚度的限制，而无法进一步缩小封装件的整体高度，因此，业界便发展出一种无承载件(carrier)的半导体封装件，通过减低公知的导线架厚度，以令其整体厚度得以较传统导线架式封装件更为轻薄。

请参阅图1，为美国专利第5,830,800号所公开的无承载件的半导体封装件，该半导体封装件主要先在一铜板(未图示)上形成多个电镀焊垫(Pad)12，接着，再在该铜板上设置芯片13并通过焊线14电性连接芯片13及电镀焊垫12，再进行封装模压工艺以形成封装胶体15，然后再蚀刻移除该铜板以使电镀焊垫12显露于外界，接着以拒焊层11定义出该电镀焊垫12位置，以供植设焊球16在该电镀焊垫12上，藉以完成一无需芯片承载件的封装件。相关的技术内容也可参阅美国专利第6,770,959、6,989,294、6,933,594及6,872,661等。

然而，该电镀焊垫12厚度仅约1至5μm薄，且与封装胶体15的附着力差，所以很容易发生脱层问题，甚或导致焊线14的断裂；再者，形成电镀焊垫12需要使用昂贵的金(Au)、钯(Pd)等贵重金属作为移除铜板的蚀刻阻层，增加制造成本。

为改善前述问题，美国专利第6,498,099号提出一种制造方式，主要是如图2A至图2F所示，先提供一铜板20，并在铜板20上表面进行半蚀刻，以在上表面形成焊垫22及芯片垫21；在该铜板20上表面全面镀上镍(Ni)或银(Ag)等镀层203，以供芯片23接置于该芯片垫21上，并通过焊线24连接该芯片23与焊垫22，再形成覆盖该芯片23、焊垫22及铜板20上表面的封装胶体25；接着在铜板20下表面蚀刻移除部分铜板以外露出封装胶体25，之后在焊垫22下方形成焊球26，以形成无载具的半导体封装件。

该制造方法通过全面镀覆镍或银的镀层，而不必如美国专利第5,830,800号使用金/钯作为蚀刻阻层，从而降低成本，但因该镍或银等镀层与封装胶体的结合性不佳，容易因热应力而导致脱层(delamination)而造成水气渗入。再者，当该封装件焊接于电路板27后，在需重工(rework)该封装件时，亦因封装胶体25与银层的附着力不佳，而发生如图2F所示的焊垫22脱落的问题，从而造成该封装件的报废。且在制造工艺中，需要在已经半蚀刻的铜板上进行置晶、打线及封装模压工艺，因该铜板已减少一半厚度而过软，不利于工艺过程中运送，且易受热影响造成铜板弯曲。更甚者，当电性终端的输入/输出端增加时，此种成阵列排列的焊垫22设计，更容易发生焊线重叠(wire cross)导致短路(wire short)问题。

因此，如何解决上述问题而能提供一种可降低制造成本、避免发生脱层与焊线短路问题及易于生产运送的半导体封装件，实在是刻不容缓。

发明内容

本发明的一目的在于提供一种无载具的半导体封装件及其制造方法，其不需使用昂贵的金、钯作为蚀刻阻层，以降低制造成本。

本发明的又一目的在于提供一种无载具的半导体封装件及其制造方法，其避免镀层与封装胶体脱层问题。

本发明的又一目的在于提供一种无载具的半导体封装件及其制造方法，其在重工时不会发生焊垫脱落。

本发明的再一目的在于提供一种无载具的半导体封装件及其制造方法，其避免铜板结构弯曲问题，而易于生产运送。

本发明的另一目的在于提供一种无载具的半导体封装件及其制造方法，其可弹性地布设导电迹线(Conductive Trace)，而能有效缩短用以电性连接芯片至该导电迹线的焊线弧长，从而改善半导体封装件的电路布局性(Routability)及电性连接品质。