[发明专利]生成场效晶体管SPICE工艺角落模型的方法

说明书

技术领域

本发明属于半导体设计SPICE仿真和建模领域，具体是一种生成场效晶体管SPICE工艺角落模型的方法。

背景技术

场效晶体管(Metal Oxide Semiconductor，MOS)是半导体集成电路中一种重要的半导体器件，在集成电路工艺领域中被广泛的应用。为了预测场效晶体管器件在所处的环境中的性能和可靠性，需要对场效晶体管进行仿真。

SPICE(Simulation Program with Integrated Circuit Emphasis)是器件设计行业应用最为普遍的电路级模拟程序，各软件厂家提供了Vspice、Hspice、Pspice等不同版本SPICE软件，这些软件的仿真核心大同小异，都采用了美国加利福尼亚大学伯克莱分校开发的SPICE模拟算法。

现有技术中，参考图1、2，SPICE模型中的全局和分块模型生成如下式：

P＝P0+Pl/L+Pw/W+Pp/(W×L)，其中P是SPICE模型参数，P0是全局参数，Pl、Pw和Pp是分块参数，Pl为栅的长度效应参数(L为栅长)，Pw为栅的宽度效应参数(W为栅宽)，Pp是长度与宽度效应复合参数。

例如，阀值电压vth0是全局参数，Wvth0，Lvth0，Pvtho是分块参数。其中，Lvth0表示宽沟道区模型参数中的零偏阈值电压参数，Wvth0表示长沟道区模型参数中的零偏阈值电压参数，Pvtho表示短沟道窄沟道区模型参数中的零偏阈值电压参数。

现有技术中，对于全局模型的工艺角落模型是通过设置器件的以下参数来建立的：

栅长度刻蚀补偿参数XL和栅宽度刻蚀补偿参数XW，

栅氧化层厚度Tox以及阀值电压Vth0，

栅极与漏端或源端重叠电容CGDO/CGSO，

漏端/源端PN结底底部电容CJ、漏端/源端周边电容CJSW和栅极下面的周边电容CJSWG。

但是这种参数是很难表达所有规格的工艺角落的变化，特别是对于宽沟道区器件和短沟道窄沟道区器件器件。

发明内容

为了解决现有技术中存在的上述问题，本发明提出一种新的生成SPICE工艺角落模型的方法，具体技术方案如下：

一种生成SPICE工艺角落模型的方法，其特征是在SPICE模型的全局模型中设置分块工艺角落参数，来表达宽沟道区器件和短沟道窄沟道区器件工艺角落的变化，

1)测量图1所示的器件的电流-电压曲线，根据现有技术中的全局模型的提取方法，生成全局模型G.；

2)根据工艺偏差或者设计规范确定角落模型的变化范围，删氧化层厚度Tox的变化控制在10％以内，栅长度刻蚀补偿参数XL和栅宽度刻蚀补偿参数XW变化控制在最小接点的10％以内，阀值电压Vth0的变化控制在正负0.3V之内，栅极与漏端或源端重叠电容CGDO/CGSO变化控制在5％～10％以内，漏端或源端二极管底端电容、周边电容和栅极下面的周边电容CJ/CJSW/CJSWG变化控制在5％～10％；控制这些参数在相应范围内的原因，主要是为了反应工艺的变化。

3)根据短沟道尺寸选取参数DVT0，LVTHO，LUO，LK1，LVSAT，RDSW；

4)根据窄宽度尺寸选取参数K3，WVTHO，WK1，WVSAT；

5)根据短沟道尺寸及窄宽度尺寸选取参数PVTH0，PVSAT，PU0

6)将全局参数与局部参数整合在一起，建立角落模型。

所述步骤1)中，测量的器件的电流-电压曲线中含有以下特性：

第一组测量数据为线性区的IDS-VGS曲线图，测量条件是不同的VBS扫描，且VDS很小(0.1V)，以保证器件工作在线性区；

第二组测量数据为线性区的IDS-VGS曲线图，测量条件是不同的VBS扫描，且VDS足够大(Vdd)，以保证器件工作在饱和区；

第三组测量数据为线性区的IDS-VDS曲线图，测量条件是不同的VGS扫描，且VBS＝0，此时，既包括线性区也包括饱和区；

第四组测量数据为线性区的IDS-VDS曲线图，测量条件是不同的VGS扫描，VBS为允许的最大衬底偏压(Vdd)，此时，既包括线性区也包括饱和区；全局模型G是通过牛顿迭代法所提取的，其模型参数皆为全局模型参数或者含有局部参数组成的。