[发明专利]集成ESD保护的功率MOSFET或IGBT及制备方法

说明书

技术领域

本发明是对集成ESD保护的功率MOSFET或IGBT改进，特别涉及一种栅极与源极间漏电小，制备时栅、源极间击穿电压可调，ESD泄放能力高、可靠性好，制造简单的集成ESD保护的功率MOSFET或IGBT及制备方法。

背景技术

随着功率半导体器件的发展，人们对功率MOSFET或IGBT性能有更高的要求，例如在器件封装、运输、装配及使用过程中常常容易出现静电(ESD)现象，它会在它们的栅极产生一个高电场，使得栅介质在高电场下发生绝缘击穿，从而使器件失效，因此静电(ESD)保护功能就是其中一项重要指标。静电(ESD)保护，它是指当带有静电的物体或人体接触器件时，能够迅速消除静电产生的大电压和大电流，减少或避免静电放电现象所造成的器件破坏，使得器件能承受静电产生的大电压和大电流的冲击而不被损坏。

现有技术中，为了使功率MOSFET或IGBT免受高于氧化物击穿值的电压破坏，常用的方法是在栅极和源极接入多晶齐纳二极管，以MOSFET为例如图1、2所示。齐纳二极管的形成是通过高浓度的离子注入对多晶硅进行掺杂，从而在栅极和源极之间形成一个串联的齐纳二极管组，实现对栅极和源极之间的ESD防护。现有普通功率MOSFET，以及为提高其元胞导通均匀性而采用栅插指结构的功率MOSFET，其齐纳二极管组都位于功率MOSFET栅极压焊区的两个侧面，以实现栅区的ESD保护，如图3、4所示。此种集成ESD保护的功率MOSFET或IGBT存在以下不足：

首先，多晶齐纳二极管组6采用高浓度杂质来形成所需PN结，不仅其形成需要额外的光刻版，增加了器件制造的复杂性和成本，而且使得栅极和源极的泄漏电流较大，同时此方式形成的PN结，一旦器件制造所需掩模版制定后，栅极和源极间击穿电压就为定值(一个齐纳二极管的击穿电压一般在5-6V，总的击穿电压值为一个齐纳二极管的击穿电压和二极管串联个数的乘积)，不能由后续的工艺流程来调节，工艺限制性大；其次，ESD是一个瞬态过程，例如不论是普通功率MOSFET还是栅插指结构的功率MOSFET，它们的栅极压焊区5周围是ESD发生的敏感区域(图3、4)，容易发生静电损伤而使器件遭受破坏；齐纳二极管组6布局设置在栅极压焊区5的左右两侧，虽然可以起到ESD保护作用，但由于栅极金属2和源极金属3之间未有齐纳二极管组6隔开(如图3中的A区和图4中的B区)，当在恶劣的条件下容易产生较强的静电易发生失效，并且此二极管组布局设置方式，没有充分利用栅极压焊区5周围面积，使得在栅极压焊区面积相同条件下，二极管组的泄放宽度较小，导致ESD泄放能力不够强。

中国专利CN101517743用于功率金属氧化物半导体场效应晶体管及集成电路的递减电压多晶硅二极管静电放电电路，通过用多晶二极管及器件组成保护网络，用于形成ESD保护，以降低栅源间泄漏电流。但其采用初级分支和次级分支相结合结构，使得电路复杂；而且ESD保护所占面积较大，增加制造成本。

上述不足仍有值得改进的地方。

发明内容

本发明目的在于克服上述现有技术的不足，提供一种栅、源极间泄漏电流小，制备时栅、源间击穿电压可调，ESD泄放能力高、可靠性好，且制造简单、成本低的集成ESD保护的功率MOSFET或IGBT。

本发明另一目的在于提供一种上述集成ESD保护的功率MOSFET或IGBT的制备方法。

本发明第一目的实现，主要改进一是将多晶二极管组中各P区由高浓度P⁺变为低浓度P^-；二是将二极管组中各N区由高浓度N⁺变为功率MOSFET或IGBT的N⁺源；三是将栅极压焊区左右对置的多晶齐纳二极管组，改为在栅极压焊区与元胞区间半环绕栅极压焊区设置，如果为栅插指结构，将半环绕中间由栅极插指结构隔开形成不连通的左右L型，即对称“L”型设置，从而克服了上述现有技术的不足，实现本发明目的。具体说，本发明集成ESD保护的功率MOSFET或IGBT，包括跨接在功率MOSFET或IGBT栅、源极间的ESD保护单元，其特征在于ESD保护单元的多晶二极管组中各P型区浓度与功率MOSFET或IGBT的P阱浓度相同，各N型区浓度与功率MOSFET或IGBT的N⁺源相同；多晶二极管组在栅极压焊区与元胞区间半环绕栅极压焊区设置，如果为栅插指结构，将半环绕的多晶二极管组中间由栅极插指结构隔开，形成不连通的左右L型。

在详细说明前，先通过对发明能够达到的基本功能及效果作一介绍，以使本领域技术人员对本专利技术方案有一个明确了解。以下以N型功率MOSFET为例说明：