[发明专利]用于MOS器件的块状接触塞

权利要求书

1.一种集成电路结构，包括：

半导体衬底；

栅极层叠件，上覆所述半导体衬底；

栅极隔离件，在所述栅极层叠件的侧壁上；

第一接触塞，包括接触所述栅极隔离件的内缘和与所述栅极层叠件的顶面相齐的顶面；以及

第二接触塞，在所述第一接触塞上方且接触所述第一接触塞，其中，所述第二接触塞的截面积比所述第一接触塞的截面积小。

2.根据权利要求1所述的集成电路结构，还包括：

源极/漏极区域，在所述半导体衬底中邻近所述栅极层叠件的侧壁；以及

硅化物区域，在所述源极/漏极区域中邻近所述栅极隔离件的侧壁，其中，所述第一接触塞包括接触所述硅化物区域的底面。

3.根据权利要求1所述的集成电路结构，还包括：

源极/漏极区域，在所述半导体衬底中并邻近所述栅极层叠件的侧壁；

浅槽隔离(STI)区域，在所述半导体衬底中并具有与所述源极/漏极区域邻接的内缘；以及

硅化物区域，在所述源极/漏极区域上并邻近所述栅极隔离件的侧壁，其中，所述硅化物区域具有与所述STI区域相分隔的外缘。

4.根据权利要求1所述的集成电路结构，还包括：

源极/漏极区域，在所述半导体衬底中并邻近所述栅极层叠件的侧壁；以及

浅槽隔离(STI)区域，在所述半导体衬底中并具有与所述源极/漏极区域邻接的内缘，其中，所述第一接触塞还包括与所述STI区域的内缘垂直对准的外缘。

5.根据权利要求1所述的集成电路结构，还包括：

源极/漏极区域，在所述半导体衬底中并邻近所述栅极层叠件的侧壁；以及

浅槽隔离(STI)区域，在所述半导体衬底中并具有与所述源极/漏极区域邻接的内缘，其中，所述第一接触塞包括比所述STI区域的内缘距离所述栅极层叠件更远的外缘。

6.根据权利要求1所述的集成电路结构，还包括：

源极/漏极区域，在所述半导体衬底中并邻近所述栅极层叠件的侧壁；以及

浅槽隔离(STI)区域，在所述半导体衬底中并具有与所述源极/漏极区域邻接的内缘，其中，所述第一接触塞包括比所述STI区域的内缘更接近所述栅极层叠件的外缘。

7.根据权利要求1所述的集成电路结构，其中，所述第一接触塞的顶面与所述栅极隔离件的顶面相齐。

8.一种集成电路结构，包括：

半导体衬底；

栅极层叠件，上覆所述半导体衬底并具有第一侧壁和第二侧壁；

第一栅极隔离件，上覆所述半导体衬底并在所述栅极层叠件的第一侧壁上；

第二栅极隔离件，上覆所述半导体衬底并在所述栅极层叠件的第二侧壁上；

第一接触塞，上覆所述半导体衬底并在所述第一栅极隔离件的侧壁上；以及

第二接触塞，上覆所述半导体衬底并在所述第二栅极隔离件的侧壁上，其中，所述栅极层叠件和所述第一接触塞之间的间距基本等于所述栅极层叠件和所述第二接触塞之间的间距。

9.根据权利要求8所述的集成电路结构，其中，所述第一接触塞的顶面与所述栅极层叠件的顶部相齐，并且所述第一接触塞的顶面与所述栅极隔离件的顶部相齐。

10.根据权利要求8所述的集成电路结构，还包括第三接触塞，上覆并接触所述第一接触塞，其中所述第三接触塞的截面积比所述第一接触塞的截面积小。

11.根据权利要求8所述的集成电路结构，其中所述栅极层叠件包括：

栅极电介质，上覆所述半导体衬底；以及

金属栅极，在所述栅极电介质的上方。

12.根据权利要求8所述的集成电路结构，其中所述栅极层叠件包括：

栅极电介质，上覆所述半导体衬底；以及

完全硅化的栅极，在所述栅极电介质的上方。

13.根据权利要求8所述的集成电路结构，其中所述栅极层叠件包括：

栅极电介质，上覆所述半导体衬底；

多晶硅区域，在所述栅极电介质的上方；以及

金属硅化物，在所述多晶硅区域的上方。