[发明专利]半导体装置

说明书

技术领域

本发明涉及具备MISFET(Metal Insulator Semiconductor Field Effect Transistor)的半导体装置。

背景技术

例如，由于SiC(碳化硅：silicon carbide)半导体的绝缘破坏抗性及热传导率等出色，所以作为适合混合动力汽车的逆变器等用途的半导体而备受瞩目。

图19是现有的SiC半导体装置的示意剖面图。

SiC半导体装置101具备成为SiC半导体装置101的基体的N⁺型4H-SiC基板102。SiC基板102是由SiC单晶体构成、以Si原子被显现于外表面的Si面为主面(表面121)、具有该表面121相对(0001)面向[11-20]轴方向倾斜的偏移角的基板。在图19中，用虚线表示了SiC半导体装置101中的(0001)面。

在SiC基板102的表面121，层叠有比SiC基板102更低浓度地掺杂了N型杂质的由SiC构成的N-型外延层103。外延层103由从SiC基板102的表面121开始生长的SiC形成，具有与表面121平行的主面(表面117)。

外延层103的基层部，构成了维持外延生长后的状态的N^-型漏极区域104。而且，在外延层103中，在漏极区域104上以与漏极区域104相接的形式形成有P型主体区域105。

在外延层103中，从表面117向下挖而形成了栅极沟槽106。栅极沟槽106沿层厚方向贯通主体区域105，其最深部(底面116)到达漏极区域104。就栅极沟槽106而言，相互对置的侧面118A与侧面118B的距离随着向深度方向进展而变窄，形成为侧面118A、118B相对于与外延层103的表面117垂直的假想面S₆，以锥角θ₆倾斜的锥状。

在栅极沟槽106内，按照覆盖栅极沟槽106的内面整个区域的方式，形成有由SiO₂构成的栅极绝缘膜107。

而且，通过以掺杂了N型杂质的多晶硅材料(N型Poly-Si)完全掩埋栅极绝缘膜107的内侧，在栅极沟槽106内埋设了栅电极108。

在外延层103的表层部，相对于栅极沟槽106在与栅极宽度正交的方向(图19中的左右方向)的两侧，形成有N⁺型源极区域109。而且，在外延层103中，形成有从其表面117贯通与栅极宽度正交的方向上的源极区域109的中央部、与主体区域105连接的P⁺型主体接触区域110。

在外延层103上，层叠有由SiO₂构成的层间绝缘膜111。经由在该层间绝缘膜111上形成的接触孔(未图示)，源极布线112与源极区域109连接，栅极布线113与栅电极108连接。

在SiC基板102的与表面121相反侧的背面118上连接有漏极布线115。

在源极布线112接地、漏极布线115被施加了正电压的状态下，通过对栅电极108施加阈值以上的电压，在主体区域105中的与栅极绝缘膜107的界面附近形成沟道，使得源极布线112与漏极布线115之间流过电流。

为了提高MISFET的沟道迁移率(使沟道电阻降低)，只要降低形成沟道的主体区域的表面附近的P型杂质浓度即可。但是，例如在SiC半导体装置101中，如果降低主体区域105的表面附近的P型杂质浓度，则由于阈值电压降低，所以SiC半导体装置101为截止的状态(栅极电压＝0V)，源极布线112与漏极布线115之间流过的截止泄漏电流增大。

为了提升阈值电压，考虑将栅电极108的材料从N型Poly-Si变更为P型Poly-Si(多晶硅)。

图20A是P型Poly-Si及P型SiC的能带图。图20B是隔着SiO₂将P型Poly-Si与P型SiC接合时的能带图。

相对于N型Poly-Si的功函数约为4.1eV，如图20A所示，P型Poly-Si的功函数约为5.1eV。由于P型SiC的功函数qχ约为6.78eV，所以在栅电极108的材料采用了P型Poly-Si的MISFET中，与栅电极108的材料采用了N型Poly-Si的MISFET101相比，可以使阈值电压提高约1V。