[发明专利]一种多晶硅平坦化方法

说明书

技术领域

本发明涉及一种半导体制造方法，特别涉及一种多晶硅平坦化方法。

背景技术

目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如闪存器件，其结构主要分成两大部分：存储单元区(cell)和外围电路区。传统的叠栅(stacked gate)闪存的存储单元区包括：硅衬底中的有源区，有源区上方依次为层叠结构的浮栅(Floating Gate，FG)、字线(Word Line，WL)和控制栅(CG)组成的栅极，其中CG同时控制FG，以及有源区中位于栅极两侧的源极和漏极。随着半导体技术的发展，闪存器件的结构在不断变化，出现了新型的闪存器件，例如分栅闪存，所述分栅闪存与传统的叠栅闪存相比，其存储单元区的结构更加复杂，FG上方的CG和WL上方的CG是彼此分离的，与传统的叠栅闪存相比，分栅闪存可以实现由所述分离.的CG独立控制WL下方的沟道和浮栅下方的沟道，因此能够有效地避免过度擦除效应。分栅闪存的制造过程中，首先在wafer器件面的存储单元区形成FG的CG，接着在存储单元区和外围电路区同时沉积多晶硅，所述多晶硅用于在存储单元区定义WL和/或WL的CG以及在外围电路区制作逻辑控制器件，然后进行光刻和刻蚀在存储单元区定义WL和/或WL的CG，在外围电路区定义逻辑控制器件。

如图1a～1b所示，以分栅闪存的制造为例，FG的CG104形成之后，于整个wafer器件面沉积多晶硅103，其中，由于多晶硅沉积是各相同性的，存储单元区101沉积的多晶硅会在控制栅侧壁沉积，使得多晶硅包裹FG的CG104；外围电路区102沉积的多晶硅则用于外围逻辑控制器件的制造。显而易见，多晶硅沉积之后，位于存储单元区的FG的CG104顶部的多晶硅会高于FG的CG104之间沉积的多晶硅，形成多晶硅突起。对于分栅闪存，需要在后续步骤中光刻和刻蚀所述多晶硅103，定义存储单元区101其他结构，例如WL，而多晶硅突起形成的多晶硅高度差极大阻碍了对所述多晶硅光刻工艺中曝光、显影形成图案化的精确控制。因此需要对所述多晶硅103进行多晶硅平坦化，去除多晶硅突起。现有技术的多晶硅表面平坦化采用的方法为：首先在外围电路区沉积缓冲二氧化硅层作为外围电路区保护层(图中未画出)，然后直接对wafer器件面化学机械研磨(Chemical-Mechanical Polishing，CMP)去除多晶硅突起，直到露出FG的CG顶部氮化硅盖层，其中，FG的CG104顶部具有的氮化硅盖层105作为FG的CG104的硬掩膜，在后续制造工艺中起到保护FG的CG104的作用。

对于需要在沉积的多晶硅上用光刻和刻蚀的方法定义存储单元区其他结构的wafer，必须对存储单元区存在的多晶硅突起进行多晶硅平坦化，以便精确控制后续光刻和刻蚀多晶硅步骤。然而，根据外围电路区的外围逻辑控制器件的设计要求对外围电路区的多晶硅沉积厚度的限制，在存储单元区与外围电路区同时沉积多晶硅步骤中，当存储单元区的栅极间距大于所述多晶硅沉积厚度的两倍时，所述栅极之间会留下多晶硅凹槽。以分栅闪存为例，沉积多晶硅厚度的最大值为1800埃，当相邻的FG的CG间距大于3600埃时，所述FG的CG之间会形成多晶硅凹槽。在采用上述CMP方法进行多晶硅平坦化的过程中，CMP所用的研磨料以及逆反应生成的复合物掉落在多晶硅凹槽中很难去除，对后续在存储单元区进行的光刻和刻蚀工艺造成污染和阻碍。

发明内容

有鉴于此，本发明解决的技术问题是：化学机械研磨方法进行多晶硅平坦化的过程中，研磨料以及逆反应生成的复合物掉落在栅极间的多晶硅凹槽中很难去除，对后续在存储单元区进行的光刻和刻蚀工艺造成污染和阻碍。

为解决上述问题，本发明的技术方案具体是这样实现的：

一种多晶硅平坦化方法，在晶片器件面的存储单元区形成顶部具有氮化硅盖层的栅极，在所述晶片器件面的存储单元区和外围电路区沉积多晶硅之后，该方法包括：

在所述晶片器件面的多晶硅上沉积第一二氧化硅层；

在所述第一二氧化硅层上沉积氮化硅层；

在存储单元区以第一二氧化硅层为停止层，干法刻蚀去除存储单元区的氮化硅层；

在晶片器件面沉积表面最低点高于所述氮化硅盖层表面的第二二氧化硅层；

以存储单元区的氮化硅盖层和外围电路区的氮化硅层为停止层，多晶硅化学机械研磨所述晶片器件面的第二二氧化硅层、存储单元区的第一二氧化硅层和多晶硅层；

去除残留的第一二氧化硅层和第二二氧化硅层。

所述第一二氧化硅层厚度范围是100～300埃。