[发明专利]微处理器集成电路以及相关除错方法

权利要求书

1.一种微处理器集成电路，包括：

一第一处理器，用以检测一事件，并提供对应于上述事件的一事件通知和除错信息；

一第二处理器，用以接收上述事件通知，并依据上述事件通知执行一微码例程；以及

一内部存储器，用以储存上述除错信息，并可由上述第一处理器与上述第二处理器所存取；

其中上述第一处理器还用以将上述除错信息写入至上述内部存储器；

其中上述微码例程用以自上述内部存储器读取上述除错信息，并将上述除错信息写入至一外部存储器，以对上述第二处理器进行除错。

2.根据权利要求1所述的微处理器集成电路，还包括：

一总线接口单元，连接上述第一微处理器和第二处理器至上述外部总线，用以提供对上述外部存储器的存取，其中上述总线接口单元、上述外部总线以及上述外部存储器可由上述第二处理器所存取，但不可由上述第一处理器所存取；

3.根据权利要求1所述的微处理器集成电路，其中上述第一处理器所检测的上述事件包含：

上述内部存储器至少充满一既定数量的上述除错信息；以及

上述第二处理器超过一既定时间未引退任一指令。

4.根据权利要求1所述的微处理器集成电路，其中上述内部存储器不可由上述第二处理器所执行的使用者程序存取。

5.根据权利要求1所述的微处理器集成电路，其中上述事件可通过上述第二处理器所执行的一程序被使用者编程。

6.根据权利要求1所述的微处理器集成电路，其中上述第一处理器与上述第二处理器为结构性非对称，其中上述第二处理器可执行使用者程序以及上述微码例程，上述第一处理器仅可执行上述微处理器集成电路的制造商所发展的程序，并可由独立于上述第二处理器的指令执行状态的上述事件所中断。

7.根据权利要求1所述的微处理器集成电路，其中上述微码例程用以选择性将上述除错信息写入至耦接至上述第一处理器的一外部总线，用以对上述第二处理器进行除错，其中上述外部总线与上述第二处理器为不同结构，并且上述外部总线不同于上述第二处理器的一结构总线。

8.根据权利要求1所述的微处理器集成电路，其中上述第一处理器读取一状态暂存器以检测上述事件，并写入一控制暂存器来提供上述事件通知，上述状态暂存器包含对应于上述事件的一位，上述控制暂存器包含对应于上述事件的动作群组，上述微码例程依据上述动作群组执行。

9.一种除错方法，用以对一微处理器集成电路进行除错，其中上述微处理器集成电路包括一第一处理器、一第二处理器以及一内部存储器，上述内部存储器可由上述第一处理器与上述第二处理器所存取，上述方法包括下列步骤：

上述第一处理器将除错信息写入至上述内部存储器；

上述第一处理器检测到一事件并且提供上述事件的一事件通知至上述第二处理器；

上述第二处理器依据从上述第一处理器所接收到的上述事件通知执行一微码例程；以及

自上述内部存储器读取上述除错信息并将上述除错信息写入至上述外部存储器，以对上述第二处理器进行除错，其中上述自上述内部存储器读取上述除错信息以及上述将上述除错信息写入至上述外部存储器的步骤是由上述微码例程所执行。

10.根据权利要求9所述的除错方法，其中上述微处理器集成电路通过一外部总线耦接至一外部存储器，上述将上述除错信息写入至上述外部存储器的步骤包括致使耦接至上述第二处理器的一总线接口单元将上述外部总线的上述除错信息写入至上述外部存储器，其中上述总线接口单元、上述外部总线以及上述外部存储器不可由上述第一处理器所存取。

11.根据权利要求9所述的除错方法，其中上述第一处理器检测到上述事件的步骤包括下列之一：

上述第一处理器检测到上述内部存储器至少充满一既定数量的上述除错信息；

上述第一处理器检测到上述第二处理器超过一既定时间未引退任一指令。

12.根据权利要求9所述的除错方法，其中上述内部存储器不可由在上述第二处理器上执行的使用者程序所存取。

13.根据权利要求9所述的除错方法，其中上述事件可通过上述第二处理器执行的一程序来由使用者所编程。