[发明专利]用于形成屏蔽栅极沟槽FET的结构和方法

说明书

本申请是申请日为2007年5月21日、标题为“用于形成屏蔽栅极沟槽FET的结构和方法”的第200780023013.9号中国专利申请的分案申请。

技术领域

本发明大致涉及半导体功率场效应晶体管(FET)，并且具体地，涉及含有连接在一起的屏蔽电极和栅极电极的屏蔽栅极沟槽FET。

背景技术

屏蔽栅极沟槽FET相对于传统FET的优势在于，屏蔽电极减小了栅极-漏极电容(Cgd)并提高了晶体管的截止电压。图1是传统的屏蔽栅极沟槽MOSFET的简化截面图。n-型外延层102延伸至n+衬底100上方。N+源极区108和p+重体区域106形成于p-型体区域104，所述体区域依次形成于外延层102。沟槽110延伸至体区域104且终止于漂移区。沟槽110包括屏蔽电极114，位于栅极电极122下方。栅极电极122通过使用栅极电介质120而与其邻近的硅区域绝缘，而屏蔽电极114通过使用比栅极电介质120厚的屏蔽电介质112而与其邻近硅区域绝缘。

栅极电极和屏蔽电极通过介电层116而彼此绝缘，该介电层还称作极间电介质或IED。IED层116必须具有足够的质量和厚度来支持可能存在于屏蔽电极114和栅极电极122之间的电势差。此外，屏蔽电极114和IED层116之间的接口处或IED层116中的接口阱(trap)电荷和介电阱电荷与用于形成IED层的方法主要相关。

典型地，有多种处理方法形成IED。然而，确保足够强度和足够可靠的高质量IED以提供需要的电学特性，导致用于形成屏蔽栅极沟槽FET的工艺十分复杂。因此，需要一种用于形成屏蔽栅极沟槽FET的结构和方法来去除对高质量IED的需求，从而作为导通阻抗来维持或提升这种电学特性。

发明内容

根据本发明实施例，场效应晶体管包括延伸进入半导体区域的多个沟槽。每个沟槽包括栅极电极和屏蔽电极，其间含有极间电介质，其中，栅极电极和屏蔽电极电连接在一起。

在一个实施例中，屏蔽电极位于每个沟槽的下部，并通过使用屏蔽电介质而与半导体区域绝缘。极间电介质在每个屏蔽电极上方延伸。栅极电极位于极间电介质上方的每个沟槽上部，并通过使用栅极电介质而与半导体区域绝缘。

在另一实施例中，半导体区域包括第一导电型的漂移区、在漂移区上方延伸的第二导电型的体区域、以及位于邻近沟槽的体区域中的第一导电型的源极区。

在另一实施例中，半导体区域进一步包括第一导电型的衬底，其具有在衬底上方延伸的漂移区，其中，沟槽延伸通过体区域并终止于漂移区中。

在另一实施例中，沟槽延伸通过体区域和漂移区，并终止于衬底中。

在另一实施例中，场效应晶体管进一步包括其中形成有沟槽的有源区(active region)以及无源区(non-active region)。屏蔽电极和栅极电极延伸至每个沟槽外且延伸进入无源区，其中，屏蔽电极和栅极电极通过栅极互联层而电连接在一起。

在另一实施例中，屏蔽电极和栅极电极之间的电连接是通过形成于无源区的栅极滑槽区域中的周期性接触开口而进行的。

在又一实施例中，屏蔽电极通过经由每个沟槽中的互联介电层的附加连接而电连接至栅极电极。

在另一实施例中，无源区包括沿覆盖FET的管芯的周围延伸的终止区，屏蔽电极和栅极电极延伸至每个沟槽外且延伸进入终止区，其中，屏蔽电极和栅极电极由栅极互联层连接在一起。

根据本发明的另一实施例，场效应晶体管以如下方式形成。形成多个延伸进入半导体区域的沟槽。在每个沟槽的底部形成屏蔽电极。在屏蔽电极上方的每个沟槽上部形成栅极电极。形成电连接至栅极电极和屏蔽电极的栅极互联层。

在一个实施例中，在形成屏蔽电极之前，形成衬于每个沟槽的下部侧壁和底部表面的屏蔽介电层。在形成栅极电极之前，形成衬于上部沟槽侧壁和屏蔽电极表面的介电层。

在另一实施例中，形成屏蔽电极和栅极电极，以使屏蔽电极和栅极电极延伸至沟槽外且在台面区域上方延伸。在于台面区域上方延伸的栅极电极部分中形成多个接触开口，以通过接触开口暴露屏蔽电极的表面区域。形成互联层以填充接触开口，从而使屏蔽电极和栅极电极彼此电连接。

在另一实施例中，台面区域位于覆盖FET的管芯的无源区中。

在另一实施例中，介电层由硅的氧化物形成。

在另一实施例中，在形成栅极电极之前，在于屏蔽电极上方延伸的介电层部分中形成一个或多个开口，从而一旦在沟槽中形成栅极电极，栅极电极就会通过一个或多个开口而与屏蔽电极电接触。