[发明专利]差分信号接收电路和显示设备无效
| 申请号: | 201010193888.7 | 申请日: | 2010-05-31 |
| 公开(公告)号: | CN101931374A | 公开(公告)日: | 2010-12-29 |
| 发明(设计)人: | 村田俊一 | 申请(专利权)人: | 瑞萨电子株式会社 |
| 主分类号: | H03F3/45 | 分类号: | H03F3/45;G09G3/20;G09G3/36 |
| 代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 孙志湧;穆德骏 |
| 地址: | 日本神*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 信号 接收 电路 显示 设备 | ||
技术领域
本发明涉及一种用于接收小振幅差分信号的差分信号接收电路和具有差分信号接收电路的显示设备。
背景技术
近年来,薄且功率低的平板显示设备主要用作个人计算机(PC)和电视接收器的监视器。在平板显示设备具有代表性的液晶显示设备中,快速开发了显著增加显示像素的数目并且同时增加显示颜色的技术。在液晶显示设备中,表示显示数据的数字数据信号被外部地输入,被转换为模拟电压信号,并且被施加到液晶像素,以将图像显示在屏幕上。在表示显示数据的数字数据信号的传输中,应用使用诸如RSDS(低摆幅差分信号)的小振幅差分信号和miniLVDS(微型低压差分信号)的数据传输标准。由于数据量随着同时产生的颜色和显示像素的数目增加而增加,所以期望在显示设备中更快地进行显示数据的传输。因此,显示驱动器需要接收电路,所述接收电路用于将被输入的小振幅差分信号高速地转换为内部逻辑电压信号。
在表示显示数据的信号中,由于传输系统中的制造变化、反射、噪声等而引起电压和振幅波动。为此,在从接收电路输出的信号中,延迟时间波动并且占空比波动,所述占空比示出波形中的高(H)电平时段与低(L)电平时段之间的比率。在专利文献1和专利文献2中公开的用于减少波动的技术是公知的。
图1示出专利文献1中公开的电路构造的框图。电路包括P沟道MOS晶体管的差分对10;N沟道MOS晶体管的差分对20;P沟道MOS晶体管31;N沟道MOS晶体管34;开关32、33、35和36;反相器37和46;以及电流求和电路40。
差分信号VIN+和VIN-提供给差分对10和差分对20中的每个。P沟道MOS晶体管31连接在差分对10与电源电压VDD之间,并且用作电流源。P沟道MOS晶体管31的栅极经由开关32被连接到偏置电压VBSP并且经由开关33被连接到电源电压VDD。N沟道MOS晶体管34被连接在差分对20与电源电压VSS之间并且用作电流源。N沟道MOS晶体管34的栅极经由开关35被连接到偏置电压VBSN并且经由开关36被连接到电源电压VSS。通过电流求和电路40对差分对10和20的输出进行相加,并且经由反相器46从输出端子OUT输出相加得到的信号。
基于控制信号Sc来控制开关32和35的断开和闭合。另外,基于具有的逻辑电平由于反相器37而与控制信号Sc的逻辑电平相反的信号来控制开关33和36。因此,基于控制信号Sc,通过反相器37来控制上述两个差分对10和20,使得差分对中的任何一个能够进行操作。
根据差分信号的电压范围来切换差分对之一的操作。即,如图2中所示,当作为差分信号的电压范围的中心值的电压Vcm是电压VDD/2或更大时,N沟道MOS晶体管的差分对20被控制为被激活,并且当是电压VDD/2或更小时,P沟道MOS晶体管的差分对10被控制为被激活。
当电压Vcm是电压VDD/2或更大时,激活差分对20,开关35闭合并且开关36断开。偏置电压VBSN施加到晶体管34的栅极,并且晶体管34作为恒流源进行操作以激活差分对20。这时,开关32断开并且开关33闭合。因此,电压VDD施加到晶体管34的栅极,使得晶体管31将处于截止状态以不激活差分对10。
当电压Vcm是电压VDD/2或更小时,激活差分对10,开关32闭合并且开关33断开。偏置电压VBSP施加到晶体管31的栅极,并且晶体管31作为恒流源进行操作以激活差分对10。这时,开关35断开并且开关闭合。因此,电压VSS施加到晶体管34的栅极,使得晶体管34将处于截止状态以不激活差分对20。
如上所述,通过根据差分信号的电压Vcm来激活差分对10和差分对20中的任何一个,能够扩展可接收的差分信号的电压范围。此外,为了实现扩展,需要切换接收电路外部的控制信号Sc。另外,当差分信号的电压范围处于电压Vcm的附近时,很难确定要被激活的差分对。此外,切换的差分对有时具有不同的特性,使得延迟时间和占空比会被劣化。
接下来,参考图3中所示的框图,将描述在专利文献2中公开的电路。节点NVI+和节点NVI-是输入节点,差分信号输入到所述输入节点。晶体管51和52组成差分电路,并且它们的源极共同地连接到用于输出恒定电流I1的恒流源61。晶体管52的漏极经由电流镜电路72被连接到用于输出恒定电流I3的恒流源63以及晶体管54的栅极。晶体管51的漏极经由电流镜电路71被连接到用于输出恒定电流I2的恒流源62以及晶体管53的栅极。晶体管53的漏极连接到节点A并且直接用作输出节点NVO1。晶体管54的漏极连接到节点B并且直接用作输出节点NVO2。反相器81和82以交叉耦合的方式连接在节点A与节点B之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010193888.7/2.html,转载请声明来源钻瓜专利网。





