[发明专利]以影子非挥发存储器配置冗余存储的存储器

说明书

技术领域

本发明属于半导体存储器技术领域，具体涉及一种用影子非挥发存储器(Shadow Nonvolatile Memory)配置冗余(Redundancy)存储的存储器。

背景技术

存储器是数字系统中常用的器件之一，在半导体市场领域中占有较大的市场比例。随着半导体技术的发展，存储器的器件尺寸不断缩小，存储器芯片向大容量、小面积方向发展。

同时，存储器的可靠性是必须考虑性能之一。大容量存储器的存储阵列的每个存储单元都必须能够准确存储每位数据。实际统计表明，存储器的主要错误是单个电路故障所引起的一位错或者相关多位错，而随机独立的多位错误极少。在按字节组织的内存储器中，主要错误模式为单字节错；而在按位组织的内存储器中，主要错误模式为单位错。半导体存储器的错误大体上分为硬错误和软错误，其中主要为软错误。硬错误所表现的现象是在某个或某些位置上，存取数据重复地出现错误，出现这种现象的原因是一个或几个存储单元出现故障。

为保证半导体存储器在发生硬错误时仍然能够技术正常工作，现有技术的方法之一是采用在存储器中所增加的冗余存储阵列来代替错误的存储单元的功能。这种方案是在存储芯片的设计与制造过程中，增加若干备份的行(或备份的列)，存储器芯片出厂测试时，若发现失效的行(或失效的列)，则通过激光(或电学)的处理，用备份行(或列)去代替失效的行(或失效的列)。

图1所示为现有技术的带冗余存储阵列的存储器的结构示意图。如图1所示，该存储器中，冗余存储阵列中采用冗余字线120控制的冗余的行(冗余的行包括在存储阵列140中)；110为普通字线(即控制存储阵列的行)，行译码器一将输入的地址译码从而能够选中某字线，图1中只是示意性地给出了两根普通字线110，每根普通字线110其实也是包括2^N条字线分别与存储阵列的2^N行连接(N为图中行译码器一与字线110的连接数，N为大于1的整数)；120为冗余存储阵列中的冗余字线，行译码器二将输入的地址译码从而能够选中某字线，同样，图1中只是示意性地给出了两根字线120，每根字线120其实也是包括2^M条字线分别与存储阵列的2^M行连接(M为图中行译码器二与字线120的连接数，M为大于1的整数)；130为一次可编程存储器(OTP)，用来配置冗余存储阵列，现有技术中一般采用熔丝型一次可编程存储器，每个一次可编程存储器单元用于连接每条字线。图1所示的存储器的基本工作原理是：存储器进行可靠性测试时，地址同时输入行译码器一和行译码器二，如果某条字线110所控制的行的存储单元出现硬错误，与该字线连接的OTP存储单元烧断，同时，同一地址对应的某条冗余字线120选中，与该冗余字线连接的OTP存储单元导通，其它冗余字线连接的OTP存储单元关断。因此，可以实现用冗余的行代替发生硬错误的行，存储器仍然能够正常工作。

然而，这种采用采用OTP来配置冗余存储阵列的技术，特别是采用熔丝型OTP来配置冗余存储阵列，虽然结构简单，但具有如下缺点：(1)OTP所占用的芯片面积较大，特别随之存储器单元面积越来越小的情况下，OTP所占用的芯片面积相比存储阵列的芯片面积越来越大；(2)对OTP编程时需要高压信号或者外部激光信号；(3)OTP是不可重复编程的，这决定了每个冗余行或者列只能应用一次。

发明内容

本发明要解决的技术问题是，避免用OTP配置冗余存储阵列时带来的面积大、编程电压高、只能一次应用的技术问题而提出了一种采用影子非挥发存储器配置冗余存储阵列的存储器。

为解决以上技术问题，按照本发明的一个方面，提供一种存储器，其包括存储阵列、对应于存储阵列中的普通行的普通字线、对应于存储阵列中的冗余行的冗余字线、以及行译码器，并且还包括影子非挥发存储器和字线选通管，所述普通字线、冗余字线与存储阵列之间分别串联设置字线选通管，所述字线选通管用于控制其所在的字线是否选通，所述影子非挥发存储器用于控制所述字线选通管的选通以进一步控制该字线选通管所在的字线是否选通。

根据本发明提供的存储器，其中，所述字线选通管为MOS管，所述影子非挥发存储器的每个存储单元用于控制所述字线选通管为MOS管的栅极。字线选通管的栅极连接于影子非挥发存储器的存储单元的存储节点。

具体地，所述存储器可以为SRAM、DRAM或者Flash。

所述影子非挥发存储器为相变存储器、闪存、磁阻随机存储器、电阻随机存储器之一。