[发明专利]集成电路及其设计方法

说明书

技术领域

本发明涉及半导体集成电路、其形成方法、及其设计方法。本发明更特别涉及半导体集成电路元件的设计规则，其中位于核心元件区域的半导体鳍片紧密聚集，而位于较高密度单元的半导体鳍片各自分散。

背景技术

由于半导体鳍片可提供较高的集成等级，因此已广泛应用于高阶半导体工艺中。举例来说，形成于半体基板中的FinFET(鳍片场效晶体管)的栅极宽度，大于形成于相同部分的半导体基板的一般晶体管的栅极宽度。半导体鳍片具有高深宽比，其高度一般均大于其宽度。当采用图案化工艺如光刻及蚀刻形成半导体鳍片元件时，将面临图案化工艺的固有限制及缺陷，即聚集的鳍片与分散的鳍片的形状及大小不同。虽然单一图案化工艺可同时形成聚集的鳍片与分散的鳍片，仍难以控制两种鳍片的形状，也难以使两种鳍片具有相同的形状及关键尺寸。上述图案化工艺形成的分散的鳍片倾向于具有较差的形状及关键尺寸。

上述工艺的另一个缺点是较分散的半导体鳍片(即非紧密聚集的鳍片)会有剥落或分层的现象。较分散的半导体鳍片易于自基板剥落，这将破坏元件功能并污染工艺腔室。

综上所述，目前亟需一种形成鳍片元件的方法克服上述缺点。此方法可同时形成紧密聚集的与分散的半导体鳍片，且分散的鳍片不再易于剥落。除此之外，此方法形成的紧密聚集与分散的半导体鳍片具有实质上相同的形状与关键尺寸。

本发明将针对上述需求提供实际方法。

发明内容

为了解决现有技术中存在的上述问题，本发明提供一种集成电路，包括至少一核心元件区与至少一密集组件单元；以及多个半导体鳍片包括：核心半导体鳍片，位于至少一核心元件区中，其排列根据设计规则使核心半导体鳍片具有最低聚集密度；以及其他半导体鳍片，位于至少一密集组件单元中，且其排列不根据设计规则。

本发明也提供一种集成电路的设计方法，包括将半导体集成电路芯片分为不同的功能区块，该些功能区块包括核心区域及至少一单元区域；设计核心区域及单元区域的半导体鳍片；以及于核心区域实施设计规则，使半导体鳍片聚集成组，且每个半导体鳍片组中至少包含三个相邻的半导体鳍片；以及于单元区域不实施设计规则；其中单元区域的元件平均密度高于核心区域的元件平均密度。

本发明可同时形成紧密聚集的与分散的半导体鳍片，且分散的鳍片不再易于剥落。

附图说明

图1为本发明一实施例中设计半导体集成电路芯片的流程图；

图2为具有核心区域及多个密集组件单元的集成电路芯片的布局图；

图3为紧密聚集的半导体鳍片与分散的半导体鳍片的布局平面图；

图4为根据设计规则形成的半导体鳍片的一部分元件区域，以及未根据设计规则形成的半导体鳍片的另一部分元件区域的半导体集成电路芯片布局平面图；以及

图5为形成于基板上的半导体鳍片剖视图。

【附图标记说明】

2～IC芯片；4～单元区域；6～核心区域；10～半导体鳍片；12～鳍片高度；14～鳍片间距；16～鳍片的平均宽度；18～鳍片脚距；24～表面；26～基板；100、102、104、106、108步骤。

具体实施方式

以下是本发明关于半导体元件、形成半导体元件的方法、设计半导体元件的方法、以及电脑可读取的记录媒介，是由电脑程序编码并由电脑执行以设计半导体元件。

本发明更特别采用电脑或其他方法以设计半导体元件及形成光掩模，比如以电脑辅助设计(CAD)系统执行设计步骤并提供光刻数据以形成光掩模。目前已有多种CAD系统可选择使用。将设计信息输入CAD系统后，提供程序指令至CAD系统使CAD系统设计光掩模。由电脑执行的设计方法所提供的光刻数据将传送至光掩模制备器具，可制备以上述光刻数据为基础的光掩模。接着采用光掩模搭配现有工艺形成半导体元件如集成电路(IC)、IC芯片、或其他元件。

设计信息包含广泛的布局信息如平面规划信息，可将半导体IC芯片分为多个主要的功能区块，如一或多个核心区域(core portion)及一或多个元件单元(device cell)。依据设计信息，可在核心区域依设计规则设置半导体鳍片，并在其他单元区域不依设计规则设置半导体鳍片。依上述设计信息可执行平面规划，如完整设计半导体IC芯片的功能区块的位置。

在本发明一实施例中，设计信息的格式为电脑可读取的记录媒介，以电脑程序编码后以电脑执行。上述电脑可为用以设计半导体集成电路芯片的CAD系统。