[发明专利]高性能抗串扰时空总线编解码方法及其编解码装置

说明书

技术领域

本发明属于微电子技术领域，涉及深亚微米工艺集成电路片上总线，尤其是一种高性能抗串扰时空总线编解码方法及其编解码装置，可用于超大规模集成电路的设计。

背景技术

随着集成电路工艺特征尺寸的不断缩减，集成器件尺寸减小、局部互连线长度更短，但全局互连线的长度依然随芯片尺寸的增大而增大。而且，由于相邻互连线之间距离以及互连线宽高比的减小，互连线之间的耦合电容C_I已接近甚至远大于接地电容C_L。不断增加的耦合电容使相邻互连线发生相对翻转时产生严重的串扰，这种串扰尤其是最坏情况串扰(Worst-Case-Crosstalk，WCC)已成为影响信号时序及时钟周期的主要因素，并导致集成电路性能下降及功能出错；同时串扰还会增加互连线的功耗和噪声。因此，消除串扰尤其是最坏情况串扰对全局互连线延迟、功耗及噪声的影响在高性能集成电路设计中是必须考虑的一个问题。本文中最坏情况串扰指1+4λ和1+3λ这两种串扰，λ为工艺参数，且λ＝C_I/C_L。

目前已有的一些抗串扰片上总线编码方法主要有以下几种：

“Optimal shielding/spacing metrics for low power design”涉及的方法较简单，该方法在总线中相邻的两条互连线间插入屏蔽线或增加互连线的间距，这就可达到消除最坏情况串扰的目的。在相邻的互连线间插入屏蔽线的方法用于32位总线时，编码后总线的位宽增加到63位，编码后总线所消耗的芯片面积增加近一倍。

“Bus encoding to prevent crosstalk delay”中提出的方法，首先将n位的总线分割成多个3位宽的子总线，子总线间再插入接地的屏蔽线以消除相邻子总线间的串扰，然后再分别对每个子总线进行编码，子总线编码的具体过程为：在每个子总线上利用编码电路将3位的数据字映射到4位的编码数据字，编码数据字的具有如下特点：任意两个编码数据字间不存在最坏情况串扰，因此原始数据经该方法编码后进行传送就不会引起最坏情况串扰。例如，采用该方法，32位的总线经过编码后为53位，需增加21条冗余线。由此可知，以上这两种空间编码方法的缺点是：需增加大量的冗余线，从而使芯片面积冗余显著增加。

“Delay and power minimization in VLSI interconnects with spatio-temporalbus-encoding scheme”中提出的双周期时空总线编码Dual-Cycle STBE，通过增加大量的屏蔽线将待传送的数据字分两个时周周期进行传送，从而达到消除最坏情况串扰的目的。该方法的编码过程为：n位的数据按每4位一组进行编码，每4位数据编码后采用位宽为5的子总线分两个周期传送，并且相邻的两个子总线间插入屏蔽线以消除子总线间的串扰，因此，n位的数据在编码后需n+2[(n/4)-2]+1位的总线进行传送，例如32位数据编码后需45位的总线传送。每个子总线的编码过程为：在第一个周期传送前3位数据，这3位数据如无最坏情况串扰，则直接传送，否则对原数据按位取反后传送，此外这3位数据的最高位和最低位都采用有源屏蔽线进行屏蔽；在第二个周期传送第4位数据，同时还传送在第一个周期传送的3位数据的标志信号位，此标志信号位用于表示在第一个周期传送的3位数据是否进行了取反操作。此方法能最大限度的消除串扰，但不足之处在于：需消耗更多的时钟周期数以完成一定量的数据传送，而且引入的冗余线也较多，功耗较大。

“A crosstalk aware interconnect with variable cycle transmission”提出了一种动态-翻转编码DYN-BI方法，该方法也属于时空编码方法，其编码过程为：首先，总线上的串扰被分为6种类型，即0、1、1+λ、1+2λ、1+3λ和1+4λ，然后同时分析待传送的数据字的原码和反码的串扰类型，选择串扰较小的数据进行传送，传送数据所需的周期数是由编码装置中的串扰分析电路动态控制的，当串扰类型为0、1和1+λ三种情况时，用1个周期传送，当串扰类型为1+2λ时，用2个周期传送，当串扰类型为1+3λ时，用3个周期传送，当串扰类型为1+4λ时，用4个周期传送。该方法基于串扰分析电路对待传送数据串扰类型的分析，动态调节传送数据的时钟周期数，这进一步提高了时空编码方法的效率，缺点是：编码电路的延迟较大，且未对编码方法的功耗开销进行优化。

发明内容