[发明专利]用于双图样设计的布线方法

说明书

本申请要求于2009年2月3日提交的标题为“Routing Methods for Double Patterning Design”的美国临时专利申请第61/149,637号的优先权， 其申请结合与此作为参考。

技术领域

本发明总的来说涉及集成电路制造处理，具体地，涉及使用双图样技 术来减小集成电路的光刻限制，更具体地，涉及使用双图样技术进行金属 布线。

背景技术

双图样是针对光刻法以增强特征密度所开发的技术。典型地，为了在 晶片上形成集成电路的特征(feature，也称部件)，使用光刻技术，这涉 及施加光致抗蚀剂，并在光致抗蚀剂上限定图样。经过图样化的光致抗蚀 剂中的图样首先被限定在光刻掩模中，并且被光刻掩模中的透明部分或不 透明部分所限定。然后，经过图样化的光致抗蚀剂中的图样被转印到下层 特征上。

随着缩减集成电路规模需求的增加，光学邻近效应产生越来越多的问 题。当两个分离的特征彼此太靠近时，光学邻近效应会使特征彼此短路。 为了解决这种问题，引入了双图样技术。紧密定位的特征被分离成两个掩 模，两个掩模都用于曝光相同的光致抗蚀剂。在每个掩模中，特征之间的 距离与单个掩模中特征之间的距离相比增加了，因此减小或基本消除了光 学邻近效应。

当在金属层(用于对在集成电路之间的连接进行布线)的形成中使用 双图样技术时，会产生问题，并且会违反设计规则。为了解决该问题，可 通过增加金属线的间距来放宽设计规则。然而，这违背了使用双图样技术 的目的(用于紧密地布置特征以节省芯片面积)。另一种方法是执行附加 布线交互以修复可能在前述布线交互中生成的热点。然而，任何对布线的 修复都会具有涟漪效应，并且会要求在整个芯片中重新布线。由此需要一 种新方法来提高金属布线的效率。

发明内容

根据本发明的一个方面，设计双图样掩模集合的方法包括：将芯片划 分为包括栅格单元的栅格；以及布置芯片的金属层。基本上在每个栅格单 元中，金属层的所有左边界图样都分配有第一标识符和第二标识符中的第 一个，以及金属层的所有右边界图样都分配有第一标识符和第二标识符中 的第二个。从行中的栅格单元之一开始，贯穿整行来传播标识符改变。栅 格单元中的所有图样都被转印到双图样掩模集合中，分配有第一标识符的 所有图样被转印到双图样掩模集合中的第一掩模，以及分配有第二标识符 的所有图样被转印到双图样掩模集合中的第二掩模。还公开了其他实施例。

根据本发明的另一个方面，一种设计用于芯片的双图样掩模集合的方 法包括：将所述芯片划分为包括栅格单元的栅格，其中，每个栅格单元都 包括左边界和右边界；布置所述芯片的金属层，其中，基本在每个栅格单 元中，所述金属层的所有左边界图样都分配有第一标识符和第二标识符中 的第一个，以及所述金属层的所有右边界图样都分配有所述第一标识符和 所述第二标识符中的第二个，以及其中，所述第一标识符不同于所述第二 标识符；从一行的所述栅格单元之一开始，将标识符变化传播到所述行中 的所述栅格单元；以及将所述栅格单元中的所有图样转印到所述双图样掩 模集合，分配有第一标识符的所有图样都被转印到所述双图样掩模集合的 第一掩模，以及分配有第二标识符的所有图样都被转印到所述双图样掩模 集合的第二掩模。

根据本发明的另一个方面，一种设计用于芯片的双图样掩模集合的方 法包括：将所述芯片划分为包括栅格单元的栅格，其中，每个所述栅格单 元都包括左边界和右边界；布置用于所述芯片的金属层的金属线图样，其 中，在每个所述栅格单元中，每个所述栅格单元中的所有左边界金属线图 样都在第一图样集合和第二图样集合中的同一集合中，以及每个所述栅格 单元中的所有右边界金属线图样都在第一图样集合和第二图样集合中的另 一同一集合中；将所述第一图样集合中的图样转印到所述双图样掩模集合 的第一掩膜；以及将所述第二图样集合中的图样转印到所述双图样掩模集 合的第二掩膜。

优选地，布置金属线图样的步骤包括：从一行中的所述栅格单元之一 开始，将图样集合变化传播到所述行中的所有剩余栅格单元。

优选地，在传播图案集合变化的步骤之后，在所述行中，所述行中的 任何栅格单元中的所有所述右边界金属线图样都在所述第一图样集合和所 述第二图样集合中的与在所述任何栅格单元右侧并与其邻接的附加栅格单 元的所有左边界金属线图样不同的一个集合中。