[发明专利]单片式半导体开关及制作方法

权利要求书

1.一种半导体装置，包含：

一个半导体管芯，具有彼此相对的第一侧和第二侧，且包含第一 和第二FET；

其中该第一FET的第一源极/漏极与该第二FET的第一源极/漏极 电耦合到该一个半导体管芯的第一侧处的至少一个接触区域；

其中该第一FET的第二源极/漏极、该第一FET的栅极、该第二 FET的第二源极/漏极以及该第二FET的栅极电耦合到该一个半导体管 芯的第二侧处的接触区域；

其中该第一FET的第二源极/漏极的接触区域、第一FET的栅极 的接触区域、该第二FET的第二源极/漏极的接触区域以及该第二FET 的栅极的接触区域彼此电隔离；

其中从该第一侧处的至少一个接触区域到该第一和第二晶体管 的第一源极/漏极的电连接包括导电栓。

2.根据权利要求1所述的半导体装置，其中该第一和第二FET 是n型沟道横向FET。

3.根据权利要求1所述的半导体装置，其中该第一FET是n型 沟道横向FET且该第二FET是n型沟道沟槽FET，且其中从该第一侧 处的第一FET的接触区域到该第一FET的第一源极/漏极的电连接包 括导电栓。

4.根据权利要求3所述的半导体装置，还包含与该第二FET的 第一和第二源极/漏极并联连接的肖特基二极管。

5.根据权利要求1所述的半导体装置，其中该第一FET是p型 沟道沟槽FET且该第二FET是n型沟道沟槽FET。

6.根据权利要求1所述的半导体装置，其中该第一和第二FET 是n型沟道沟槽FET，该n型沟道沟槽FET包括作为在该一个半导体 管芯的n型半导体基板之上形成的p型外延层的一部分的p型体区域。

7.根据权利要求6所述的半导体装置，其中该一个半导体管芯 包含该n型半导体基板、该n型半导体基板上的第一n型外延层以及 该第一n型外延层上的p型外延层的叠层。

8.根据权利要求7所述的半导体装置，还包含：

延伸穿过该第一FET的区域中的第一n型外延层的导电栓，其中， 分别地，该导电栓的一端与该第一FET的p型体区域接触而该导电栓 的另一端与该n型半导体基板接触。

9.根据权利要求7所述的半导体装置，其中该叠层包含该p型 外延层上的第二n型外延层。

10.根据权利要求6所述的半导体装置，还包含：

分别与该第一FET和该第二FET的沟槽的侧壁邻接的n型半导体 区，且其中，两个n型半导体区在相邻两个沟槽之间的区域中彼此相 对布置。

11.根据权利要求6所述的半导体装置，其中该p型外延层位于 该n型半导体基板上。

12.根据权利要求1所述的半导体装置，还包含包括单个引线框 架的封装，该一个半导体管芯经由该第一侧安装在该单个引线框架 上。

13.根据权利要求12所述的半导体装置，还包含布置在该一个 半导体管芯的第一侧上的电容器，该电容器电耦合在该一个半导体管 芯的第二侧处的第一和第二FET的源极/漏极的接触区域之间。

14.根据权利要求12所述的半导体装置，还包含：

导电夹，分别电耦合在该一个半导体管芯的第二侧处的第一和第 二FET的源极/漏极的接触区域与封装的引脚之间。

15.根据权利要求12所述的半导体装置，其中该封装的引线框 架在一侧暴露，该侧与其上安装有该一个半导体管芯的那侧相对。