[发明专利]基于FPGA的光栅位移传感器测距装置

说明书

涉及领域

本发明是基于FPGA的光栅位移传感器测距装置，尤其是需要高精度测最位移和行程的场合，比如高精 度的数控机械加工领域等。

背景技术

目前，通常的光栅位移传感器测距装置由前端光栅位移传感器、辩向四细分电路、位置计数电路3部 分组成。由光栅位移传感器产生的A、B两相信号通过7414施密特触发器对信号进行整形后送入辩向电路， 辩向电路将A、B两相信号通过单稳态触发器及一定的与逻辑对信号边沿提取进行四细分再送入或非门实 现A、B两相信号的辩向，再将实现辩向后的信号送入由两片74193串联组成的8位可逆计数器，单片机 通过通用I/O及外部中断来接受74193的数据和进/借位信号。采用上述电路往往需要增加较多的逻辑芯片， 电路元器件较多，功耗增加，结构复杂，稳定性下降，很容易受到外界的干扰，不适于复杂环境恶劣的应 用。

发明内容

本发明专利旨在提供一种无需大量外围器件，电路结构简单，高可靠性，高精度，强抗干扰能力的光 栅位移传感器测距装置。通过Verilog HDL硬件描述语言将四细分电路及辩向计数电路编程并定制相应32 位Nios II处理器，将整个电路布线到FPGA芯片中。以单芯片加少量外围电路的SOPC系统来代替以往 的复杂程度较高的电路设计。

本发明专利的设计思路及工作流程如下：构造细分鉴相逻辑表达式：

ADD=B′‾A′A′′‾+B′B′′‾A′+A′‾A′′B′+B′‾B′′A′‾‾,]]>MIN=A′A′′‾B′+A′‾B′B′′‾+A′‾A′′B′‾+B′‾B′′A′‾,]]>其中， 式中A′、B′信号为光栅信号A、B两相分别通过D触发器，利用D触发器的延时特性对信号进行整形及 去干扰输出的信号；A′、B′分别再经过D触发器得到A″、B″；A′、B′、A″、B″经过非门得到的 信号分别为ADD及MIN分别为可逆计数器的增计数脉冲输入和减计数脉冲输入。 利用同步D触发器的延时特性及一定的与逻辑来对A、B信号的边沿进行提取，以实现信号的整形去干扰、 四细分鉴相逻辑功能，可逆计数器对细分鉴相后输出的ADD增计数脉冲信号和MIN减计数脉冲信号进行 计数。采用Verilog HDL硬件描述语言对上诉细分鉴相逻辑表达式表达的光栅信号整形四细分鉴相电路以 及可逆计数电路进行编程，并定制Altera公司推出的Nios II软内核处理器，将定制的Nios II处理器和四 细分及辩向计数电路正确连接并编写相应的微处理器程序，配置在Altera公司Cyclone II EP2C5Q208C8 芯片上组成整体的可编程片上系统。