[发明专利]封装结构及其导线架

说明书

技术领域

本发明关于一种封装结构及其导线架。

背景技术

在各种电子组件中，例如发光二极管晶粒，多会利用一导线架来作为承载之用，并通过导线架的导线来使电子组件与外界电路产生电性连接。

在公知的导线架中，导线架本体的材质通常是铜、铁或其合金，通常会利用例如银对内导线(inner lead)部分或晶粒接合部(die pad)进行金属表面处理(metal finish)，以避免导线接触空气过久而氧化。

然而，由于银的材质特性较软，在公知技术中，若只利用银来作金属表面处理，则会因为形成的银层太软造成电子组件引线不易，造成结构不稳定，而使得整个封装结构的可靠性下降。另一公知技术的导线架则是利用镍层/钯层/金层来作为金属表面处理，其中钯的材料价格较银贵上50倍，因此会造成材料成本提高。

发明内容

本发明的目的是提供一种能提高结构强度且材料成本较低的封装结构及其导线架。

本发明可采用以下技术方案来实现的。

本发明的一种导线架包括一框体、多个导线及一金属复合层。所述导线与框体连接，金属复合层分别设置在各导线的一部分，金属复合层由内而外依序具有一镍层及一银层。

本发明的一种封装结构包括一导线架及一晶粒。导线架具有多个导线及一金属复合层，金属复合层分别设置在各导线的一部分，金属复合层由内而外依序具有一镍层及一银层。晶粒与至少一导线电性连接。

在本发明一实施例中，金属复合层分别设置在各导线的内导线部分。

在本发明一实施例中，金属复合层还具有一金层，金属复合层由内而外依序具有镍层、银层及金层。

在本发明一实施例中，金层的厚度小于等于0.2μm，金层掺杂小于10％的镍或钴。

在本发明一实施例中，镍层的厚度大于等于1.5μm，镍层掺杂小于5％的磷。

在本发明一实施例中，银层的厚度大于等于1.5μm。银层掺杂小于10％的金、钯、铜、锰、锑、锡、锗、砷、镓、铟、铝、锌、镍或钒。

在本发明一实施例中，封装结构还包括一电子组件，电子组件表面贴合在导线架。

借由上述技术方案，本发明的封装结构及其导线架至少具有下列优点：

承上所述，依据本发明的封装结构的导线架具有一金属复合层，而金属复合层设置在各导线的一部分，由内而外依序具有一镍层及一银层。因此，利用镍层材质较硬的特性，可作为银层的支撑结构。借此，除了可保留银层材料成本较低的优点，且可通过镍层来增加封装结构的引线强度。再者，本发明的金属复合层也可还具有一金层，利用金层与金线结合性及焊锡性较佳的优点，可进一步地提升产品的可靠性。

附图说明

图1A是本发明优选实施例的导线架的部分俯视图，图1B是沿图1A中A-A直线导线架的剖面图；

图1C及图2A是本发明优选实施例的导线架不同态样的剖面图；

图2B是应用如图2A的导线架的封装结构的剖面图；以及

图3是本发明优选实施例的封装结构的另一态样剖面图。

主要元件符号说明：

1、1a、1b、1c：导线架

11、11b：导线

12、12a：金属复合层

121：镍层

122：银层

123：金层

13、13b：框体

14、14a：晶粒接合部

15：反射杯

16：图案化电路层

2、2a：封装结构

3：晶粒

4：电子组件

具体实施方式

以下将参照相关图式，说明依本发明优选实施例的封装结构及其导线架，其中相同的组件将以相同的符号加以说明。

请参照图1A及图1B所示，其中图1A是本发明优选实施例的导线架的俯视图，图1B是导线架沿图1A中A-A直线的剖面图。需注意的是，在图1B中，为能清楚说明，导线11及金属复合层12的相对比例非实际比例。

本实施例的导线架1可应用在发光二极管封装结构、集成电路封装结构或其它电子组件的封装结构中，在此以一个导线架为例，须注意者，在实际制造时，可以是多个导线架一同制造。导线架1包括一导线11、一金属复合层12及一框体13。

导线11与框体13连接，导线11与框体13的材质例如可以是铁、铜或其合金等导电性的材质，以作为电性传导。另外，导线11可以是图案化线路，以对应不同的需求，并可利用冲压或蚀刻等方式，在框体13上制作不同的导线11线路图案。