[发明专利]集成电路装置无效

专利信息
申请号: 200980141666.6 申请日: 2009-04-17
公开(公告)号: CN102187400A 公开(公告)日: 2011-09-14
发明(设计)人: 竹内健;安福正;石田光一;高宫真;樱井贵康 申请(专利权)人: 国立大学法人东京大学
主分类号: G11C16/06 分类号: G11C16/06;G11C7/00;H01L25/065;H01L25/07;H01L25/18
代理公司: 北京市中咨律师事务所 11247 代理人: 刘瑞东;段承恩
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 集成电路 装置
【说明书】:

技术领域

本发明涉及集成电路装置,详细地说,涉及具备由包括具有在第1电压下操作的第1集成电路的第1集成电路芯片的集成电路芯片多个层叠而成的层叠体的集成电路装置。

背景技术

传统,作为该种集成电路装置,提出了具有闪速存储器的闪速存储器芯片多个层叠而成的装置(例如,参照非专利文献1)。该装置中,通过多个层叠闪速存储器芯片,实现装置的小型化。

非专利文献1:田中啓安及另外2名,「NAND型闪速存储器」,東芝レビユ一(Toshiba Review),2008年,Vol.63,No.2,p.28-31。

发明内容

闪速存储器中,用于写入存储内容用的写入电压比用于读出存储内容用的读出电压高,因此,上述集成电路装置中,需要将电源电压升压到写入电压后供给闪速存储器芯片的升压供电电路。这样的升压供电电路,即使在电源电压互异的逻辑电路和模拟电路混合搭载的模拟数字混载芯片等的集成电路芯片多个层叠而成的装置中也是必要的,虽然一般形成于集成电路芯片,但是,若在集成电路芯片形成升压供电电路,则集成电路芯片的面积变大,难以实现装置全体的小型化。

本发明的集成电路装置的主要目的是实现装置全体的小型化。

本发明的集成电路装置为了达成上述的主要目的,采用以下的手段。

本发明的集成电路装置,其特征在于,具备:

层叠体,其由多个集成电路芯片层叠而成,上述集成电路芯片包括具有在第1电压下操作的第1集成电路的第1集成电路芯片,

在上述层叠体的一个端面配置有介入层,上述介入层具有升压供电电路,上述升压供电电路将从电源侧供给的规定电压升压到上述第1电压后供给构成上述层叠体的上述第1集成电路芯片的上述第1集成电路。

该本发明的集成电路装置中,在层叠体的一个端面配置介入层,该介入层具有将从电源侧供给的规定电压升压到第1电压后供给构成层叠体的第1集成电路芯片的第1集成电路的升压供电电路。其结果,与将升压供电电路在第1集成电路芯片搭载的情况比,可实现装置全体的小型化。

这样的本发明的集成电路装置中,上述升压供电电路具备:

升压转换器,其具备:在被供给上述规定电压的输入端子和供给上述第1电压的输出端子之间串联连接的电感器;在上述电感器和上述输出端子之间串联连接,将电流整流为从上述输入端子朝向上述输出端子的方向的整流元件;在上述电感器和上述整流元件之间,从上述电感器看,与上述输出端子并联连接的开关元件;在上述整流元件和上述输出端子之间,从上述整流元件看,与上述输出端子并联连接的电容器;和在上述整流元件和上述输出端子之间,从上述整流元件看,与上述输出端子并联连接的电阻器;和

开关控制电路,其对上述开关元件进行开关控制。

这样,即使具备升压转换器作为升压供电电路时,也可实现装置的小型化。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国立大学法人东京大学,未经国立大学法人东京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200980141666.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top