[发明专利]用于高速结构化的多速率低密度奇偶校验码的方法和装置有效
| 申请号: | 200980139465.2 | 申请日: | 2009-10-07 |
| 公开(公告)号: | CN102171935A | 公开(公告)日: | 2011-08-31 |
| 发明(设计)人: | I·拉基斯 | 申请(专利权)人: | 高通股份有限公司 |
| 主分类号: | H03M13/11 | 分类号: | H03M13/11 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 张扬;王英 |
| 地址: | 美国加*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 高速 结构 速率 密度 奇偶 校验码 方法 装置 | ||
根据35 U.S.C.§119要求优先权
本专利申请要求于2008年10月7日提交的、No.61/103,533的临时申请的优先权,该临时申请已转让给本申请的受让人,故而通过引用将其明确地并入本申请。
技术领域
概括地说,本发明的特定方面涉及无线通信,具体地说,涉及用于设计结构化的多速率低密度奇偶校验(LDPC)码的方法和装置。
背景技术
无线通信中广泛利用了纠错码。纠错码通过将冗余引入数据流来补偿所发送信息固有的不可靠性。近来对于称作低密度奇偶校验(LDPC)码的一类编码的兴趣越发浓厚。已经证实,LDPC码提供了接近于信道容量的误码率性能,这表示用于无线传输的下界。
对LDPC码进行编码是指通过并入特定数量的冗余比特而从一组信息比特产生码字。将LDPC码的速率定义为信息比特的数量与编码比特的总数(即,信息比特和冗余比特)之间的比。
新兴的无线通信标准不断发展。因此,设计能在发射机端灵活支持多速率编码的LDPC码是重要的。此外,为了支持高数据速率通信,以可担负的计算复杂度来获取高速编码也要重点考虑。
因此,在本领域中需要采用支持高速编码过程的结构来生成灵活的多速率LDPC码的方法。
发明内容
特定方面提供了一种用于无线通信的方法。所述方法通常包括:对数据进行编码以生成编码数据的分组,其中,所述数据是基于一个或多个具有子方阵的低密度奇偶校验(LDPC)矩阵而以一个或多个速率来进行编码的,其中,所述子方阵中的至少一个子方阵包括块行和块列,并且其中,所述子方阵中的所述至少一个子方阵的每行仅包括一个非零块且每列仅包括一个非零块;发送所述分组。
特定方面提供了一种用于无线通信的装置。所述装置通常包括:编码器,用于对数据进行编码以生成编码数据的分组,其中,所述数据是基于一个或多个具有子方阵的低密度奇偶校验(LDPC)矩阵而以一个或多个速率来进行编码的,其中,所述子方阵中的至少一个子方阵包括块行和块列,并且其中,所述子方阵中的所述至少一个子方阵的每行仅包括一个非零块且每列仅包括一个非零块;发射机,用于发送所述分组。
特定方面提供了一种用于无线通信的装置。所述装置通常包括:用于对数据进行编码以生成编码数据的分组的模块,其中,所述数据是基于一个或多个具有子方阵的低密度奇偶校验(LDPC)矩阵而以一个或多个速率来进行编码的,其中,所述子方阵中的至少一个子方阵包括块行和块列,并且其中,所述子方阵中的所述至少一个子方阵的每行仅包括一个非零块且每列仅包括一个非零块;用于发送所述分组的模块。
特定方面提供了一种用于无线通信的计算机程序产品。所述计算机程序产品包括计算机可读介质,所述计算机可读介质包括可执行下述操作的指令:对数据进行编码以生成编码数据的分组,其中,所述数据是基于一个或多个具有子方阵的低密度奇偶校验(LDPC)矩阵而以一个或多个速率来进行编码的,其中,所述子方阵中的至少一个子方阵包括块行和块列,并且其中,所述子方阵中的所述至少一个子方阵的每行仅包括一个非零块且每列仅包括一个非零块;发送所述分组。
特定方面提供了一种无线节点。所述无线节点通常包括:至少一个天线;编码器,用于对数据进行编码以生成编码数据的分组,其中,所述数据是基于一个或多个具有子方阵的低密度奇偶校验(LDPC)矩阵而以一个或多个速率来进行编码的,其中,所述子方阵中的至少一个子方阵包括块行和块列,并且其中,所述子方阵中的所述至少一个子方阵的每行仅包括一个非零块且每列仅包括一个非零块;发射机,用于通过所述至少一个天线来发送所述分组。
附图说明
为了能够详细理解前面所述的特征,可以参照多个方面对本发明前面给出的简要概括作出更为具体的说明,这些方面中的一些方面在附图中示出。然而请注意,附图仅仅说明了本发明的代表性的特定方面,因此不应当被认为是要限制其保护范围,这是因为该描述可适于其它等效的方面。
图1根据本发明的特定方面,示出了示例性无线通信系统。
图2根据本发明的特定方面,示出了可在无线设备中利用的各个部件。
图3根据本发明的特定方面,示出了低密度奇偶校验(LDPC)编码器的示例性框图。
图4根据本发明的特定方面,示出了对LDPC码进行编码的操作,该LDPC码的特征为结构化的奇偶校验矩阵(PCM)。
图4A示出了能够执行图4中所示操作的示例性部件。
图5根据本发明的特定方面,示出了结构化的PCM内的子矩阵的实例。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980139465.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





