[发明专利]用于在闪存存储器控制器和闪存存储器阵列之间接口的方法和设备

说明书

相关申请的交叉引用

本申请要求2008年7月1日提交的美国临时专利申请序列号No.61/133,675、2008年7月3日提交的美国临时专利申请序列号No.61/133,921、以及2008年7月10日提交的美国临时专利申请序列号No.61/134,688的优先权，上述每一个专利申请通过引用被包含于此。

本申请涉及2009年3月11日提交的题为“Methods and Apparatus for Storing Data in a Multi-Level Cell Flash Memory Device with Cross-Page Sectors，Multi-Page Coding and Per-Page Coding”的国际专利申请序列号No.PCT/US09/36810，并涉及题为“Methods and Apparatus for Read-Side Intercell Interference Mitigation in Flash Memories”的国际专利申请；题为“Methods and Apparatus for Write-Side Intercell Interference Mitigation in Flash Memories”的国际专利申请；题为“Methods and Apparatus for Intercell Interference Mitigation Using Modulation Coding”的国际专利申请；以及题为“Methods and Apparatus for Soft Demapping andIntercell Interference Mitigation in Flash Memories”的国际专利申请，上述申请与本申请同时提交并且通过引用被包含于此。

技术领域

本发明通常涉及闪存存储器器件，并且更具体地涉及用于在这种闪存存储器器件中的控制器和存储器阵列之间接口的技术。

背景技术

许多存储器器件(例如闪存存储器器件)使用模拟存储器单元来存储数据。每个存储器单元存储模拟值，也被称为存储值。存储值表示存储在单元中的信息。在闪存存储器器件中，例如，每个模拟存储器单元典型地存储某一电压。对于每个单元的可能的模拟值的范围典型地被分成多个阈值区域，每个区域与一个或更多个数据位值对应。通过写入与期望的一个或更多个位对应的标称模拟值来将数据写到模拟存储器单元。

单电平单元(SLC)闪存存储器器件例如每个存储器单元存储一位(或两个可能的存储器状态)。另一方面，多电平单元(MLC)闪存存储器器件每个存储器单元存储两个或更多个位(即，每个单元具有四个或更多的可编程的状态)。在多电平单元器件中，使用至少三个阈值电平来限定四个或更多个的不同的阈值状态。因此，独立的单元的工作范围被分成增大数量的状态，并且每个状态的范围比对于单电平单元器件的小。因此，在多电平单元器件中的任何单个位的可靠性一般比单电平单元器件的可靠性低。对于多电平代码的更详细的讨论，参见，例如，U.Wachsmann等人的“Multilevel Codes：Theoretical Concepts and Practical Design Rules”，IEEE Trans.，on Information Theory，Vol.45，No.5，1361-91(1999)，其通过引用被包含于此。

闪存存储器典型地包括闪存存储器阵列、闪存控制器和用于在闪存存储器阵列与闪存控制器之间通信的接口。开放式NAND闪存接口工作组(ONFI)是开发用于NAND闪存存储器器件和与其通信的器件的开放式标准的工业联盟。ONFI已经制作了用于到NAND闪存芯片的标准接口的规范。ONFI 2.0版使用双倍数据率(DDR)技术在时钟信号的上升沿和下降沿都传送数据。虽然ONFI 2.0版增大了NAND闪存接口的数据承载容量，但是它不提供可以提高性能的用于承载额外信息的额外的带宽。

因此需要改进闪存存储器器件中的控制器与存储器阵列之间的接口。还需要闪存存储器器件中的控制器与存储器阵列之间的改进的接口，其为关于所发送数据的额外的信息提供额外的带宽。还需要闪存存储器器件中的控制器与存储器阵列之间的改进的接口，其在没有显著增大功耗或表面面积的情况下提供额外的带宽。

发明内容