[发明专利]用于可重构逻辑电路的电子器件

说明书

本发明涉及用于电子器件，并且具体而言，涉及用于诸如场可编程门阵列的逻辑电路中的电子器件。

自从20世纪60年度初以来，电子产品的周转时间已经被不断地缩短。这导致创造利润的周期缩短，并且导致对于允许缩短新产品的开发时间以及减小生产成本的可重构电子电路的需要增大[1]。

场可编程门阵列(FPGAs)常用于形成可重构器件。场可编程门阵列是包含可编程逻辑部件和可编程互连的半导体器件，其中，所述可编程逻辑部件可以被编程以执行基本的逻辑门的功能，诸如AND和XOR，更复杂的组合功能，诸如解码器或数学功能。FPGAs还可以包括存储器元件。可编程互连允许在FPGAs被制造之后根据需要的逻辑部件的互连实现任意逻辑功能。

FPGAs是通用处理器和物理优化宏之间的良好折衷[2]。但是，已知FPGAs在集成密度、速度和能效方面的性能还太低，不能在众多产品中使用。

在图1中概述了用于实现可重构性的常用可编程逻辑阵列(PLA)。其由两个交叉开关阵列(crossbar)构成。上部的交叉开关阵列是所谓的“AND”平面，下部的交叉开关阵列是“OR”平面。交叉开关阵列由多个二极管构成。只有选定的结处二极管是起作用的，而在其他的结处，二极管被灭活并绝缘。根据二极管在交叉开关阵列的交叉点处的配置，可以运算各种布尔函数。这在图1中以两种逻辑函数进行了举例说明。PLAs的缺点是低功率效率。根据二极管-电阻器逻辑，功率被耗散于阻抗中，即使在静态条件下。这排除了PLAs用于具有高集成密度的低功率应用的用途。

Likharev等人在2005年提出了可重构器件的新概念[3；4]。在该概念中，CMOS电路被与分子交叉开关阵列组合。CMOS层由多个反相器组成，所述反相器通过小的引针与分子交叉开关阵列连接，所述分子交叉开关阵列布置在硅晶片的顶面上。交叉开关阵列中的分子层具有开关的功能性，即在上电极和下电极的每一个交叉点处，分子层的传导状态可以被在导电状态和绝缘状态之间切换。通过在交叉开关阵列中的不同结处进行不同地切换，此体系结构可以实现不同的功能性。与PLAs相似，CMOL概念依赖于接线的OR逻辑。然而，这样的逻辑同样具有低的功率效率，并且实现具有高集成密度的低功率器件很困难。

2007年Hewlett Packard公布了用于将CMOS电路与电阻开关元件的交叉开关阵列组合的场可编程纳米线互连的新概念[5]。此概念以Likharev等人的CMOL概念为基础。如在CMOL概念中一样，电阻开关元件的交叉开关阵列被布置在CMOS晶片的顶面上。与CMOL概念不同，CMOS层不仅包括反相器，还包括完整的逻辑功能例如NAND、NOR或缓冲单元。在CMOS层中运算完整的逻辑。CMOS层的顶面上的交叉开关阵列仅仅连接硅晶片中的不同基本单元。

此概念解决了功能效率问题。由于使用完整的CMOS基本单元，这些器件是非常功率高效的，并且具有非常高的集成密度。但是，完整单位单元的选择在某种程度上限制了可重构电路的灵活性。

单位单元的特定选择可能对于特定任务是最合适的。但是，这可能引起其不适于其他任务或对于其他任务而言不是高效的问题。

具体地，如果保持基本单元非常简单以保持逻辑电路通用性，即如果基本单元仅仅由反相器构成，FPNI概念将失去其高集成密度，因为交叉开关阵列的每一个电极只能够连接到一个CMOS基本单元。因此，在给定面积上存在有限数量的CMOS基本单元之间的连接，这样的给定面积可能不足以组合具有低功能性的单位单元来获得期望的FPGA功能性。因此，不能实现与通用体系结构相结合的高集成密度。

本发明的目的是提供用于诸如FPGA的逻辑电路的电子器件，其作为可重构电路中的部件允许高灵活性并提供高集成密度。

本目的通过包括权利要求1的特征的电子器件和包括权利要求11的特征的方法得以实现。在从属权利要求中限定了本发明的优选实施方式。

根据本发明，提供了一种电子器件，其包括彼此电耦合的场效应晶体管和电阻开关，其中所述电阻开关被构造来在低电阻状态和高电阻状态之间切换。

电阻开关包括电阻开关材料，所述电阻开关材料包含两种其中电阻开关材料的电阻不同的状态：低电阻(“开”)状态和高电阻(“关”)状态。通过施加正或负的电压脉冲，其可以在这些状态之间切换。电阻开关材料的状态被保持在材料中，即便是没有施加电压。

因为可以依赖于开关的状态根据期望的功能性激活或灭活器件，所以该器件可以被用于可重构器件，诸如场可编程门阵列。