[发明专利]具有嵌入式图案化电容的基板

说明书

技术领域

本发明涉及一种形成电容器的改进方法。更具体地说，本发明涉及一种其中形成有电容器的电路板的形成方法。

背景技术

基本上在每个电子装置中都采用了电容器。电容器在电子电路中的功能是公知的，因此此处不再讨论。

电子行业不断追求着小型化电路系统。希望在不损失性能的情况下实现这种小型化。

对于小型化主要存在两种方案。一种方案是使得电路的每个组件都小型化和/或增大电路中组件的密度。该方案已经被广发采用，并且已经做出了极大地的进步。可惜的是，随着组件尺寸减小，处理复杂性增大，从而要求更加错综复杂的拾取及放置设备，而该拾取及放置设备通常必须开发，由此增大了生产周期时间以及总体制造成本。并且，随着各部分变得更小并且更紧密的布置，组件内或组件间的寄生效应增大。

第二种小型化方案是在所选的组件中组合功能。例如，电路板基板所代表的基础部分(real estate)总体上来说仅仅用作结构支撑以及连接，相反，其不对电路的电功能做出贡献。将功能并入基板所占据的区域将发挥两个作用。可取消一个要么被表面安装要么被并入的组件，并且本来无用的基板空间将得到再生利用。虽然这在理论上很直观，但是实际地将功能并入基板在很多应用中是很难实现的。如美国专利NO.7126811所描述的那样，已经致力于将单独的电容器并入电路基板；但是，对足够薄到能够并入电路基板的分立元件的布置要求专用的拾取及布置设备，以避免对该部分的机械应力以至可能会引起电缺陷、返工增多等。与单层的层合相比，单独元件的布置还要求额外的处理时间。

存在这样的应用，其中为了集成电路性能而要求大的去耦电容器，但是集成电路上不存在足够的空间来包含这些大的电容器。在这种情况下，由于集成电路组装至电路板，因此推荐增加外部电容，但是也可对嵌入式电容层充足地进行设定尺寸以埋入电路板基板中，从而消除了对外部电容的需要。

对基于陶瓷或者聚合物的嵌入式电容层合并在基板中，是现有技术已知的，如美国专利No.6657849所述。可预先形成这些层，随后利用业内公知的层合处理将它们与其它层合并，与分立组件的合并相比，这要求较少的处理时间以及较不复杂的组装设备。但是，可得到的电容被限定至每平方厘米几百皮法拉(picofarad)。需要诸如从电子管金属基板产生的电容器之类的其它类型的电容器来使得并入层中的可用电容、以及由于电容层的并入而得到的板空间节省效果最大化。

用于并入电路板基板中的基于电子管金属的电容层的制造已经被美国专利No.7317610所描述。在此，阴极层形成在片状电子管金属基板的电介质阳极氧化物的表面上。所得到的片状电容器形成了用于并入印制电路基板中的嵌入式电容层，其单位面积上具有高电容(每平方厘米几十微法拉的数量级)。但是，没有提出一种用于在电路基板组装过程中对阳极层和阴极层进行电隔离的措施。具体地说，在形成镀金通孔的过程中，适当位置没有用于防止电子管金属基板与固体电解质材料之间的接触的机制，从而可能产生电短路。Katsir等人在美国专利No.6865071中提出了一种方法，通过这种方法，电子管金属和电介质以气相状态被有选择地涂覆。这允许形成不具有多孔电介质外膜的阳极基板的分立区域；但是，固体电解质及随后的阴极层的施加必须被控制成使得导电阴极外膜保持与阳极电隔离。需要昂贵的设备来控制阴极材料的施加，以使得电极的电隔离被保持而不会对单位面积的电容产生有害影响。

本发明针对一种在制造过程中将大电容并入基板中的简单且成本合算的方法。

发明内容

本发明的一个目的是提供一种用于形成电容器的改进方法。

本发明的另一个目的是提供一种用于形成包括电容的电路板的改进方法。

本发明的具体特征是一种制造集成在基板中的电容器的方法。

本发明的一个具体优势在于，能够再生利用电路中的原本对电路的电子系统毫无贡献的基础部分。

本发明的另一个具体优势在于，能够通过将表面安装的组件的功能并入基板或电路板来消除该表面安装的组件。

在形成具有电容的层合板(laminate)的处理中提供了这些或其它将被实现的优势。该处理包括提供基板、以及在基板上层合导电箔阳极的步骤，其中箔上具有电介质。随后，在电介质上形成包括一个或多个导电层的阴极来形成电容器。导电箔被加工以使得导电箔的包含阴极的区域与其它导电箔之间电隔离。在电容器阴极和电路轨迹之间以及导电箔阳极和第二电路轨迹之间进行电连接。