[发明专利]固态成像器件、数据传输电路和相机系统

说明书

技术领域

本发明涉及固态图像拾取元件和用于传输固态图像拾取元件所获得的像素值的数据传输电路，以及并入了该固态图像拾取元件的相机系统，尤其涉及调节固态图像拾取元件中像素值的捕获定时的技术。

背景技术

截至目前，作为固态图像拾取元件，已知CMOS(互补金属氧化物半导体)型图像传感器。由于在CMOS LSI制造工艺的基础上制作CMOS图像传感器，因此通过该工艺的应用，可以容易地将图像传感器以外的功能并入在同一芯片中。通过利用该特性，可以为每列像素提供模数转换器(下文将其称为ADC)，并且在各个列中并行地执行至数字信号的转换处理的实施。这种系统称为列ADC系统。

图1示出了用于通过列ADC系统执行A/D(模/数)转换的固态图像拾取元件的配置示例。该固态图像拾取元件100具有：像素阵列单元20，其通过以矩阵方式纵向地在m列中以及交叉地在n行中排列像素210而构成；行扫描电路30；列扫描电路40和定时控制电路50。

此外，固态图像拾取元件100配备有：ADC 60-0～ADC 60-m，其在对应于像素阵列单元20中的各个列的同时而被提供；以及基准信号产生单元70，其用于将A/D转换的基准电压RAMP提供至ADC 60-0～ADC 60-m。ADC60-0～ADC 60-m分别配备有比较器(REF)601-0～比较器601-m以及锁存单元602-0～锁存单元602-m。

固态图像拾取元件100进一步具有感测放大器80和捕获单元90。应当注意，在图1中，尽管仅在一行中仅仅图示了锁存单元602-0～锁存单元602-m，但是实际上，这些锁存单元应该以输出位数(10位、12位等)排列和安排在列方向上。为了详细阐述，在与其对应的同时，还排列了多对感测放大器80和捕获单元90。

像素阵列单元20中的各个像素210连接至行选择线Hi和列选择线Vj(i和j均是自然数)。行扫描电路30选择行选择线H0～Hn之中的期望要执行像素值读取的行选择线Hi。列扫描电路40选择行扫描电路30所选的行选择线Hi中的期望要读取像素值的列选择线Vj。定时控制电路50基于输入控制时钟产生内部时钟，以输出至行扫描电路30、列扫描电路40、ADC60-0～ADC 60-m、基准信号产生单元70等。

应当注意，在下列描述中，在无需分别单独相互区分ADC 60-0～ADC60-m的情况下，将其简称为ADC 60，而在无需单独相互区分比较器(REF)601-0～比较器601-m的情况下，将其简称为比较器601。进而，在无需单独相互区分锁存单元602-0～锁存单元602-m的情况下，将其简称为锁存单元602。

ADC 60的比较器601将从基准信号产生单元70输入的基准电压RAMP与通过列选择线Vj传送的像素210的输出值进行比较，并且在基准电压RAMP的量值和像素210的输出值彼此匹配时，通过将输出信号的相位反转来执行输出。

锁存单元602持续地对时钟数进行计数直到比较器610的输出改变为止，并且在比较器610的输出改变时，根据比较时段保存数字计数值。锁存单元602保存的计数值由列扫描电路40扫描，并且由二相总线B10和B20依次提取。二相总线B10和B20提取出的计数值作为相位彼此反相的差分信号而存在。

用作放大单元的感测放大器80将通过总线B10和总线B20输入的差分信号进行放大，以便输出至捕获单元90。捕获单元90例如由触发器电路构成，并与所提供的控制时钟同步地将来自于感测放大器80的输出进行锁存。感测放大器80锁存的值(像素值)与控制时钟同步地输出至输出数据处理电路(其未在附图中示出)。

顺便提及，在图1所示的固态图像拾取元件100中，由于从多个锁存单元602到感测放大器80的物理距离的差异，因此出现感测放大器80中的数据捕获定时中产生偏差的问题。为了详细阐述，直到从各个锁存单元602(其在列方向上排列和安排了像素数量那么多的锁存单元602)向感测放大器80提供像素值的信号为止的时间取决于传送信号的总线B10和B20的距离。为此，在用于从位于最接近感测放大器80的位置(近端)的锁存单元602-m捕获输出数据的定时和从位于最远离感测放大器的位置(远端)的锁存单元602-0捕获输出数据的定时之间产生差异。

当由捕获单元90锁存数据时，保存时间对于近端的数据是紧张的，建立时间对于远端的数据是紧张的。为此，依据由于远近端差异而引起的捕获定时的偏差的量值，可能由一个像素不同步地捕获数据。