[发明专利]固态摄像元件有效

专利信息
申请号: 200980115877.2 申请日: 2009-05-07
公开(公告)号: CN102017151A 公开(公告)日: 2011-04-13
发明(设计)人: 舛冈富士雄;中村广记 申请(专利权)人: 日本优尼山帝斯电子株式会社
主分类号: H01L27/146 分类号: H01L27/146
代理公司: 隆天国际知识产权代理有限公司 72003 代理人: 郑小军;冯志云
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 固态 摄像 元件
【说明书】:

技术领域

本发明涉及一种固态摄像元件。

背景技术

使各像素具有放大功能,且利用扫描电路进行读取的放大型固态摄像器件,即CMOS(complementary metal oxide semiconductor,互补型金属氧化物半导体)图像传感器已被提出。在CMOS图像传感器中,于1像素内形成光电转换部、放大部、像素选择部、以及复位(reset)部,除了由光电二极管(photo diode)所构成的光电转换部以外,还使用有3个MOS晶体管(例如,专利文献1)。即,现有技术的CMOS图像传感器由4个元件所构成。CMOS传感器蓄积由光电二极管所构成的光电转换部所产生的电荷,以放大部放大所蓄积的电荷,且利用像素选择部来读取经放大后的电荷。

于图1显示现有技术的CMOS图像传感器的单位像素。在图1中,001为光电转换用光电二极管、006为放大用晶体管、007为复位晶体管、008为选择晶体管、004为信号线、002为像素选择时钟(clock)线、003为复位时钟线、005为电源线、009为复位用电源线。现有技术的CMOS图像传感器的单位像素于平面上,除了光电二极管以外还有3个MOS晶体管,共计具有4个元件。即,要将受光部(光电二极管)的表面积相对于1像素的表面积的比例予以加大是具有难度。

非专利文献1提出在使用有0.35μm、1多晶硅层、2金属层CMOS工艺的现有技术的CMOS图像传感器中,受光部(光电二极管)相对于1像素的表面积的比例为17%的报告。此外,非专利文献2提出在使用有0.15μm布线规则(wiring rule)工艺时,受光部(光电二极管)的表面积相对于1像素的表面积的比例为30%的报告。非专利文献2还记载当受光部(光电二极管)的表面积相对于1像素的表面积的比例为30%时,形成有集光用的微透镜(micro lens)。即,当受光部(光电二极管)的表面积相对于1像素的表面积的比例较低时便需要集光用的微透镜。

专利文献1:日本特开2000-244818号公报

非专利文献1:H.Takahashi,M.Kinoshita,K.Morita,T.Shirai,T.Sato,T.Kimura,H.Yuzurihara,S.Inoue,“A 3.9μm Pixel Pitch VGA Format10b Digital Image Sensor with 1.5-Transistor/Pixel(使用1.5晶体管/像素架构的3.9μm像素间距VGA格式10b数字图像传感器)”,ISSCC Dig.Tech.Papers(国际固态电路会议录),pp.108-109,2004.

非专利文献2:M.Kasano,Y.Inaba,M.Mori,S.Kasuga,T.Murata,T.Yamaguchi,“A 2.0μm Pixel Pitch MOS Image Sensor with an Amorphous Si Film Color Filter(使用非晶硅薄膜滤色器的2.0μm像素间距MOS图像传感器)”,ISSCC Dig.Tech.Papers(国际固态电路会议录),pp.348-349,2005.

发明内容

(发明所欲解决的问题)

因此,本发明是以提供受光部的表面积相对于1像素的表面积的比例较大的图像传感器为课题。

(解决问题的手段)

本发明的第1实施方式中提供一种固态摄像元件,具备有:信号线,形成于衬底上;岛状半导体,配置于所述信号线上;以及像素选择线,连接于所述岛状半导体的上部;

所述岛状半导体具备:

第1半导体层,配置于所述岛状半导体的下部,且连接于所述信号线;

第2半导体层,邻接于所述第1半导体层的上侧;

栅极,隔介绝缘膜连接于所述第2半导体层;

电荷蓄积部,连接于所述第2半导体层,且由一旦受光,电荷量便变化的第3半导体层所构成;以及

第4半导体层,邻接于所述第2半导体层与所述第3半导体层的上侧,且连接于所述像素选择线;

所述像素选择线通过透明导电膜来形成;

所述栅极的一部分配置于在所述第2半导体层的侧壁所形成的凹处的内部。

此外,本发明的优选实施方式中,在所述固态摄像元件中,所述信号线是n+型扩散层,所述第1半导体层是n+型扩散层,所述第2半导体层是p型杂质添加区域,所述第3半导体层是n型扩散层,所述第4半导体层是p+型扩散层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本优尼山帝斯电子株式会社,未经日本优尼山帝斯电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200980115877.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top