[发明专利]具有两个晶片的有源像素传感器

说明书

技术领域

本发明一般来说涉及有源像素传感器领域，且更明确地说，涉及具有两个单独半导体晶片的有源像素传感器，其中每一晶片包括电性电路的一部分。

背景技术

CMOS图像传感器(CIS)遭受深度比例缩放的亚微米互补金属氧化物半导体(CMOS)工艺需要实现可与电荷耦合装置(CCD)像素大小竞争的小像素的问题。一般来说，当所述CMOS工艺比例缩放到较小尺寸时，工艺集成和结构的细节改变，且像素性能降级。这种情况的两个实例是浅沟槽隔离和经重掺杂的逆行阱。此两者均为建造深度亚微米CMOS装置所必需的，但所述两者对像素的暗电流具有不利影响。因此，必须做很多工作来将光电检测器和像素重新集成到每一新的深度亚微米CMOS技术节点中并重新优化。

然而，设计者面对亚微米CMOS装置的设计与制造的折中。设计者可通过不转移到经更多比例缩放的CMOS工艺(此产生用于较小像素的较低填充因数)，或者不转移到较小设计规则工艺以实现小像素(此导致需要对光电检测器进行重新集成和重新工程设计以获得可接受的图像质量)来维持像素图像质量。

这些问题的一种解决方案是与CMOS电路分开地建造光电检测器。举例来说，可将图像传感器建造于不同晶片上，并使用三维集成或晶片级互连技术将所述晶片结合在一起。美国专利6,927,432制作使用两个半导体晶片的有源像素传感器。一个晶片(施主晶片)包括光电检测器而另一晶片(宿主晶片)包括互连层和用于像素中信号操作和光电检测器的读出的电性电路。像素互连件将施主晶片上的每一光电检测器直接连接到宿主晶片上的相应节点或电路。

虽然此方法将光电检测器与电路的处理分开，但其因与光电检测器的直接接触或连接而使光电检测器性能降级。此性能降级的特定实例包括但不限于由于来自触点蚀刻工艺的损坏而导致的增加的暗电流、光电检测器中引起点缺陷的增加的金属污染和由于连接到经高度掺杂的欧姆触点区而导致的高暗电流。

图1是根据现有技术可实施于两个半导体晶片上的另一像素架构的示意图。此像素架构揭示于2007年10月4日申请的共同受让的美国专利申请案11/867,199中。像素100包括光电检测器102、传送门104、电荷/电压转换机构106(SW)，106(CW)、复位晶体管108、电位V_DD 110、源极跟随器放大器晶体管112和行选择晶体管114。行选择晶体管114的漏极连接到源极随动器112的源极且行选择晶体管114的源极连接到输出V_out 116。复位门108和源极随动器112的漏极维持在电位V_DD 110。复位门108的源极和源极随动器112的栅极连接到电荷/电压转换机构106(CW)。

虚线118环绕光电检测器102、传送门104和电荷/电压转换机构106(SW)以勾画出一个晶片(传感器晶片)上所包括的组件的轮廓。虚线118未环绕的电荷/电压转换机构106(CW)、复位门晶体管108、电位V_DD 110、源极跟随器放大器晶体管112、行选择晶体管114、输出116表示形成于第二晶片(电路晶片)上的组件。晶片间连接120将传感器晶片上的电荷/电压转换机构106(SW)电连接到电路晶片上的电荷/电压转换机构106(CW)。

图像传感器(其具有带有图1中所示架构的像素)在每一晶片上需要一电荷/电压转换机构。此要求增加制造此类图像传感器的成本，因为传感器晶片和电路晶片两者都必须尽可能清洁地处理。另外，使用晶片间连接120作为电荷/电压转换机构106(SW)，106(CW)、复位晶体管108和源极跟随器放大器晶体管112的共用节点增加所示连接中的电容。

发明内容

一种图像传感器包括两个半导体晶片，传感器晶片连接到支持电路晶片。所述传感器晶片包括像素区阵列，其中每一像素区包括光电检测器、传送机构、电荷/电压转换机构和复位机构。所述支持电路晶片包括互连层和CMOS装置层。所述CMOS装置层包括用于一个或一个以上像素区的支持电路。CMOS装置层中所使用的组件和电路的类型取决于图像传感器的目的或使用。所述支持电路可包括于支持电路晶片上的对应像素区中，其中支持电路晶片上的每一区由传感器晶片上的单个相应像素区使用。另一选择是，传感器晶片上的两个或两个以上像素区可共享支持晶片上的支持电路中的一些或所有支持电路。晶片间连接器将传感器晶片上的每一电荷/电压转换机构直接连接到支持电路晶片上的放大器的相应栅极。