[发明专利]高速时间-数字转换器

说明书

技术领域

本发明涉及时间-数字转换器(TDC)的设计，且更具体来说，涉及具有子单位延迟分辨率的TDC的设计。

背景技术

时间-数字转换器经设计以产生在两个事件之间逝去的时间间隔的数字表示。正如模/数转换器(ADC)离散化模拟信号振幅一样，TDC离散化时间间隔。实际时间间隔与所述时间间隔的离散化版本之间的差异被称为量化误差，且由TDC分辨率确定。

TDC分辨率通常受TDC的延迟线中的单位单元的延迟限制。举例来说，所述延迟可为反相器的门延迟，其为所使用的特定半导体处理技术的特性。对于某些高速TDC应用，将需要具有改进TDC分辨率以超过单位单元的延迟的设计技术。

发明内容

本发明的一方面提供一种时间-数字转换器，其包含：延迟线，其用于产生信号A的经延迟版本A(m)，其中A(m)相对于A延迟了m个延迟单位；以及取样机构，其用于在一时刻对A(m)与信号B[A(m)]之间的差异进行取样，其中B[A(m)]相对于A延迟了至少一个延迟单位。

本发明的另一方面提供一种用于将时间间隔转换成数字表示的方法，所述方法包含：产生信号A的至少一个经延迟版本A(m)，其中A(m)相对于A延迟了m个延迟单位；以及在一时刻对A(m)与信号B[A(m)]之间的差异进行取样，其中B[A(m)]相对于A延迟了至少一个延迟单位。

本发明的又一方面提供一种时间-数字转换器(TDC)，其包含：用于产生信号A的至少一个经延迟版本A(m)的装置，其中A(m)相对于A延迟了m个延迟单位；以及用于在一时刻对A(m)与信号B[A(m)]之间的差异进行取样的装置，其中B[A(m)]相对于A延迟了至少一个延迟单位。

本发明的又一方面提供一种用于将时间间隔转换成数字表示的计算机程序产品，所述产品包含计算机可读媒体，所述计算机可读媒体包含：用于致使计算机产生信号A的至少一个经延迟版本A(m)的代码，其中A(m)相对于A延迟了m个延迟单位；以及用于致使计算机在一时刻对A(m)与信号B[A(m)]之间的差异进行取样的代码，其中B[A(m)]相对于A延迟了至少一个延迟单位。

附图说明

图1描绘现有技术TDC的一部分的实施。

图2说明图1中所描绘的信号的时序的实例。

图3描绘用于实现子反相器延迟分辨率的根据本发明的一实施例。

图4说明与耦合到触发器DQ.m和DQ.(m+1)的差分输入信号的时序进行比较的耦合到内插触发器ADQ.m的差分输入信号的时序的实例。

图5描绘根据本发明的方法的步骤。

具体实施方式

图1描绘现有技术TDC的一部分的实施。在图1中，各具有延迟T_D的反相缓冲器B.n形成延迟线100。延迟线100产生原始单端信号A的经渐进延迟版本A(n)，其中n为在从零(无延迟)直到延迟线100的最大延迟的范围内的索引。

在图1中还展示与A互补的信号A′。信号A和A′为彼此的逻辑反相，且允许TDC数据路径中的差分信号处理。差分处理优于单端处理的优点是此项技术中众所周知的，且包括(例如)对触发器的输入和输出处的共模噪声的较佳抑制。A′具备其自身的延迟线110，延迟线110使用反相缓冲器B′.n产生A′的经渐进延迟版本A′(n)。

图1进一步描绘多个差分D-Q触发器120。每一D-Q触发器经设计以在信号REF的上升沿上对其差分输入D/D′处的电压(或电流)差进行取样。应注意，在本说明书中和在权利要求书中，术语X/Y表示由单端信号X和Y构成的差分信号。每一触发器在后续时间将其差分输入处的经取样电压差的逻辑值提供到差分触发器输出Q/Q′。举例来说，在一实施例中，如果单端输入D具有高于单端输入D′的电压电平的电压电平，则差分输出Q/Q′可在后续时间产生“高”(HIGH)电平，且反之亦然。在本说明书中，为便于描述起见，逻辑电平“高”将与正差分输入信号D/D′相关联。所属领域的技术人员将认识到，所述论述还可应用于相反惯例。

所属领域的技术人员还将认识到，替代TDC实施方案可使用除了D-Q触发器之外的差分取样机构。本发明的技术可容易地应用于所述替代实施方案。