[发明专利]用于改进功率/性能权衡的多核存储器热量抑制算法

说明书

技术领域

本发明的实施例总体上涉及集成电路领域，并且更具体地说，涉及用于改进与多核存储器热量抑制算法相关联的功率/性能权衡的系统、方法和装置。

背景技术

现代计算系统通常包括集成在单个管芯上的两个或更多个处理器核心(或者简单地说，核心)。这些核心可以具有同类型的工作负荷，或者他们可以具有不同类型的工作负荷。术语“同类型的工作负荷”是指如下情况：当运行在不同核心上的工作负荷对共享资源(例如，末级高速缓存、互连、主系统存储器等)具有基本上类似的需求时的情况。术语“不同类型的工作负荷”是指如下情况：当运行在不同核心上的工作负荷对共享资源提出显著不同的需求时的情况。

多个核心通常共享称为主系统存储器的存储器资源的公共集合。主系统存储器可以包括许多动态随机存取存储器设备(DRAM)。DRAM的温度受DRAM的使用程度影响。

现代计算系统可以包括用于控制DRAM的温度的机制。例如，它们可以支持DRAM抑制模式(DTM)，其中，当DRAM设备的温度超过预设的安全阈值温度时，存在“开/关”(ON/OFF)工作周期控制。在“开”状态期间，存储器控制器在指定数量的时钟周期(例如，256个DRAM时钟周期)内应用常规的调度算法来调度请求。在“关”状态期间，存储器控制器在指定数量的时钟周期(例如，256个时钟周期)内阻塞(抑制)对DRAM的所有请求，以使存储器降温到较低的温度。

附图说明

在附图的图示中，通过例子而非通过限制的方式来说明本发明的实施例，并且其中，相同的附图标记指示相似的元素。

图1是说明根据本发明的实施例实现的、具有共享的末级高速缓存的多核计算系统的所选择的方面的高级框图。

图2是说明了根据本发明的实施例实现的、多核存储器抑制方案的所选择的方面的框图。

图3是说明了当系统处于抑制模式时，用于确定末级高速缓存(LLC)请求的优先级的启发式规则的所选择的方面的示图。

图4是说明了当系统处于DRAM抑制模式(DTM)时，用于抑制到存储器控制器的LLC未命中的启发式规则的所选择的方面的示图。

图5是说明了当系统处于抑制模式时，用于抑制对存储器的访问的启发式规则的所选择的方面的示图。

图6是说明了根据本发明的实施例的、在存储器抑制模式中的LLC和开关调度的所选择的方面的流程图。

图7是说明了根据本发明的实施例的、用于当在DTM模式中操作时将请求发送给DRAM的算法的所选择的方面的流程图。

具体实施方式

本发明的实施例关注于一种硬件技术，该技术用于在运行不同类型的工作负荷的多核系统中的高效的动态随机存取存储器(DRAM)热量抑制。在一些实施例中，多核系统可以具有集成的存储器控制器。在其它实施例中，多核系统可以具有分离的芯片组。

运行不同类型的工作负荷的多核系统可以在每个核心(或线程)上运行多种不同的工作负荷。一些工作负荷可能需要大量的DRAM存储器带宽。其它工作负荷可能(基本上)是中间级或末级高速缓存范围类型的，并且可能仅产生小量的DRAM带宽。使用相对大量的存储器带宽的工作负荷会增大DRAM设备的温度。术语DRAM热量抑制(或热量抑制，或简称为抑制)是指：限制DRAM带宽以控制DRAM设备温度。

DRAM热量抑制的传统手段包括：使用DRAM抑制模式(DTM)，在该模式中存在“开/关”(on/off)工作周期控制。在“开”状态期间，存储器控制器在指定数量的时钟周期(例如，256个时钟周期)内应用常规调度算法来调度请求。在“关”状态期间，存储器控制器在指定数量的时钟周期(例如，256个时钟周期)内阻塞(抑制)对DRAM的所有请求。因为请求集中在共享资源的各个队列中，所以DTM可以对“上游”资源产生反向压力，由于请求没有被发送到DRAM，所以请求不会前进。这种反向压力最终会导致在核心(或线程)中的停滞(stall)。为了本专利，术语“核心”和“线程”可互换地使用。

原则上，可以并且应当允许高速缓存范围类型的工作负荷前进，因为它们不需要大量的DRAM带宽。本发明的实施例在请求优先级划分和抑制方面提供了更多的智能，以便在不同类型的多核心工作负荷的情况下，使得能够对大量使用DRAM带宽的工作负荷进行抑制(以获得较好的功率节省)并且允许高速缓存范围类型的其它工作负荷前进(以提供较好的性能权衡)。