[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，具备连接第1MOS晶体管的漏极或源极中任一个与第2MOS晶体管的漏极或源极中任一个的电路，该半导体器件具备：

衬底；

上述衬底上的绝缘膜；以及

平面状半导体层，形成于上述衬底上的绝缘膜上；

所述第1MOS晶体管含有：第1漏极/源极区域，形成于所述平面状半导体层；柱状半导体层，形成于该平面状半导体层上；第2源极/漏极区域，形成于该柱状半导体层上部；以及栅极，形成于该柱状半导体层的侧壁；

所述第2MOS晶体管含有：第3漏极/源极区域，形成于所述平面状半导体层；柱状半导体层，形成于该平面状半导体层上；第4源极/漏极区域，形成于该柱状半导体层上部；以及栅极，形成于该柱状半导体层的侧壁；

并形成有硅化物层，该硅化物层与所述第1漏极/源极区域的表面的至少一部分及所述第3漏极/源极区域的表面的至少一部分连接。

2.如权利要求1所述的半导体器件，其特征在于，所述硅化物层是形成于含有所述第1漏极/源极区域与所述第3漏极/源极区域的平面状半导体层表面的整面。

3.如权利要求1或2所述的半导体器件，其特征在于，于所述硅化物层上形成有接触部。

4.如权利要求1至3中任一项所述的半导体器件，其特征在于，所述第1MOS晶体管及所述第2MOS晶体管是相异导电型的MOS晶体管。

5.一种半导体器件，其特征在于，具备连接第1MOS晶体管的漏极或源极中任一个与第2MOS晶体管的漏极或源极中任一个的电路，该半导体器件具备：

衬底；

上述衬底上的绝缘膜；以及

平面状半导体层，形成于上述衬底上的绝缘膜上；

所述第1MOS晶体管含有：第1漏极/源极区域，形成于所述平面状半导体层；柱状半导体层，形成于该平面状半导体层上；第2源极/漏极区域，形成于该柱状半导体层上部；以及栅极，形成于该柱状半导体层的侧壁；

所述第2MOS晶体管含有：第3漏极/源极区域，形成于所述平面状半导体层；柱状半导体层，形成于该平面状半导体层上；第4源极/漏极区域，形成于该柱状半导体层上部；以及栅极，形成于该柱状半导体层的侧壁；

所述第1MOS晶体管及所述第2MOS晶体管是相异导电型的MOS晶体管，且彼此相邻接配置；

于所述第1漏极/源极区域与所述第3漏极/源极区域的相邻接交界部的平面状半导体层的上部形成有接触部。

6.如权利要求4或5所述的半导体器件，其特征在于，所述第1MOS晶体管与第2MOS晶体管是相邻接配置。

7.如权利要求1至3及5中任一项所述的半导体器件，其特征在于，从所述栅极电极往接触部延伸的至少1条栅极配线包括：沿着所述第1漏极/源极区域或所述第3漏极/源极区域延伸的部分、以及沿着所述衬底上的绝缘膜延伸的部分两者的部分。

8.如权利要求7所述的半导体器件，其特征在于，所述栅极配线所沿着的第1漏极/源极区域或所述第3漏极/源极区域漏极扩散区域是于所述柱状半导体层附近具有其端面。

9.如权利要求1至3及5中任一项所述的半导体器件，其特征在于，所述第1MOS晶体管与所述第2MOS晶体管的栅极电极彼此由栅极配线所连接，且将含有与配置该栅极配线的部分相当的部分的一部分的所述第1漏极/源极区域或所述第3漏极/源极区域的一部分予以去除，且所述栅极配线是沿着所述被去除的漏极/源极区域的侧面及该被去除的漏极/源极区域的下部的衬底上的绝缘膜进行配置。

10.如权利要求4或5所述的半导体器件，其特征在于，所述电路是CMOS反相器，且所述第1MOS晶体管与所述第2MOS晶体管的栅极电极彼此由从该栅极电极往衬底侧延伸的栅极配线所连接。

11.如权利要求10所述的半导体器件，其特征在于，所述栅极电极彼此经连接的所述第1MOS晶体管与所述第2MOS晶体管的栅极电极所对应的接触部是形成于所述第1MOS晶体管的柱状半导体层与所述第2MOS晶体管的柱状半导体之间。

12.如权利要求11所述的半导体器件，其特征在于，形成有所述接触部的所述第1MOS晶体管的柱状半导体层与所述第2MOS晶体管的柱状半导体之间之处为所述第1漏极/源极区域与所述第3漏极/源极区域的相邻接交界部。