[发明专利]电连接器系统

说明书

技术领域

本发明涉及一种电连接器系统，更特别地涉及一种用于安装衬底的电连接器系统。

背景技术

如图1所示，底板连接器系统通常用来连接第一衬底2，例如印刷电路板，其平行(垂直)于第二衬底3，例如另一印刷电路板。随着电子元件尺寸的减小以及电子元件总体上变得更加复杂，通常期望在一个电路板或其它衬底上以更小的空间装配更多的元件。由此更期望减小底板连接器系统内的电气端子之间的空间，并且增加底板连接器系统内装配的电气端子的数量。因此，期望开发出能够以更快速度进行操作的底板连接器系统，同时还能增加底板连接器系统内装配的电气端子的数量。

发明内容

根据本发明，一种用来安装衬底的电连接器系统包括多个基片组件。每个基片组件包括一中央框架，第一电触头阵列，第二电触头阵列和多个接地屏蔽。该中央框架限定了第一侧和与第一侧相对的第二侧，其中每个该第一侧和第二侧限定了多个电接触通道。该第一侧和第二侧的至少一个限定了多个接地屏蔽通道，这些接地屏蔽通道位于该基片组件上以使得每个接地屏蔽通道通过该多个电接触通道的电接触通道与其它接地屏蔽通道分离。第一电触头阵列位于第一侧的多个电接触通道内，第二电触头阵列位于第二侧的多个电接触通道内，并且多个接地屏蔽位于多个接地屏蔽通道内。

附图说明

图1是将第一衬底连接到第二衬底的底板连接器系统的示意图。

图2是高速底板连接器系统的一部分的透视图。

图3是图2的高速底板连接器系统的局部分解图。

图4是基片组件的透视图。

图5是图4的基片组件的部分分解图。

图6a是基片组件的中央框架的透视图。

图6b是基片组件的中央框架的另一透视图。

图7a是图4的基片组件的局部分解图。

图7b是中央框架的横截面图。

图8示出了闭环型电匹配连接器。

图9a示出了三叉的电匹配连接器。

图9b示出了双叉的电匹配连接器。

图9c示出了电匹配连接器其它的实施例。

图9d示出了电匹配连接器的镜像对。

图9e示出了电匹配连接器的多个镜像对。

图10示出了多个接地片。

图11示出了接地片的透视图。

图12示出了基片组件的另一透视图。

图13示出了组织器。

图14是基片壳体的透视图。

图15是基片壳体的其它透视图。

图16是多个基片组件的横截面图。

图17a是包括多个匹配脊和多个匹配凹槽的中央框架的侧视图。

图17b是包括多个匹配脊和多个匹配凹槽的多个基片组件的截面图。

图18a是端头单元的透视图。

图18b示出了端头单元的匹配面的一种实施方式。

图18c示出了端头单元的匹配面的另一种实施方式。

图18d示出了基本上由C形接地屏蔽和接地片包围的一对信号引脚。

图19a示出了端头单元的信号引脚的一种实施方式。

图19b示出了端头单元的信号引脚的另一种实施方式。

图19c示出了端头单元的信号引脚的又一种实施方式。

图19d示出了端头单元的一对镜像信号引脚。

图20a是端头单元的C形接地屏蔽的透视图。

图20b是图20a的端头单元的C形接地屏蔽的另一视图。

图20c示出了端头单元的C形接地屏蔽的另一实施方式。

图20d示出了端头单元的C形接地屏蔽的又一实施方式。

图20e示出了端头单元的C形接地屏蔽的另一实施方式。

图21示出了端头单元的接地片的一种实施方式。

图22是高速底板连接器系统的透视图。

图23是图22的高速底板连接器系统的另一透视图。

图24是图22的高速底板连接器系统的又一透视图。

图25示出了端头单元的安装面的一种实施方式。

图26a示出了高速底板连接器系统的降噪印迹(noise-cancellingfootprint)的一种实施方式。

图26b是图26a的降噪印迹的局部放大图。

图27a示出了端头单元的安装面的另一种实施方式。

图27b示出了图27a的端头单元的安装面的降噪印迹。

图27c示出了端头单元的安装面的又一种实施方式。

图27d示出了图27c的端头单元的安装面的降噪阵列。

图28a示出了可以用于高速底板连接器系统的衬底印迹(substratefootprint)。