[发明专利]三维混合信号芯片堆叠封装体及其制备方法

说明书

技术领域

本发明涉及半导体元器件技术领域，特别涉及一种三维混合信号芯片堆叠封装体及其制备方法。

背景技术

随着人们对电子产品小型化，多功能，环保型等多方面的需求，使得高密度集成技术例如系统级芯片(System-On-Chip，SOC)以及系统级封装(System-in-Package SiP，System-on-Package SoP)技术得到了迅速地发展。然而，混合信号多芯片系统的集成封装却成为了一个技术难点。在高密度的需求下，对多芯片进行三维堆叠是缩小体积，增加集成度的解决方法之一。但是，伴随高集成度而来的电磁干扰，使得热管理和机械可靠性等问题变得尤为突出。

随着数字信号频率的不断上升，以及数字信号的上升/下降沿越来越抖，数字信号的高频分量对模拟或射频芯片等敏感电路的影响越来越大。数字芯片产生的噪声主要通过三个途径对敏感芯片形成干扰：1、数字电路快速开关引起的瞬态噪声通过基板影响敏感电路；2、芯片与基板连接时，键合线间的电容性耦合以及电感性耦合；3、两芯片之间由于堆叠组装造成的近场耦合。

以射频芯片和数字芯片的混合多芯片封装为例，人们发明了许多结构来减少芯片的干扰问题。FREESCALE SEMICONDUCTOR公司的John Gehman等人早在2004年在专利号：US20040195591A1的专利文件《Digital and RF system and method therefor》中，利用垫片支撑数字芯片，并在垫片外用铝等金属作为屏蔽体连接到基板上的接地孔形成屏蔽盒来保护射频芯片。Lap Wai Leung等人在专利号为US 20080067656A1的专利文件《Stackedmulti-chip package with EMI shielding》中，采用两个基板，其中一芯片放置于两基板之间，周围用BGA球围绕并与上下两基板间导体层相连形成屏蔽盒，完成对噪声的屏蔽。Marcos Karnezos和Palo Alto在专利号为US007061088B2的专利文件《Semiconductorstacked multi-package module having inverter second package》中以及专利号为US007101731B2的专利文件《semiconductor multi package module having invertedsecond package stacked over die-up flip-chip ball grid array(BGA)package》中都采用了叠层封装(Package-On-Package，POP)技术，使其中一个基板倒扣或者类似结构对多芯片进行集成，该结构也在一定程度上解决了散热问题。

但是，现有的类似叠层封装的方法在工艺实现上步骤相对较多，增加了封装成本。此外，顶层基板要通过引线键合或球栅阵列最终连接到下层，对于高频信号线来说，这种连接方式引线较长，引起的反射较大。虽然先前的发明也考虑了数字信号对射频芯片空间近场耦合带来的干扰，但是大都采用了金属屏蔽盒来保护射频芯片，其缺点是工艺过程相对复杂。

发明内容

本发明基于现有的工艺技术，采用新的电磁屏蔽材料与简单的工艺，可有效地减少噪声源芯片与敏感芯片间的干扰，同时也兼顾了多芯片混合封装的机械可靠性与散热问题。

本发明提供了一种三维混合信号芯片封装体。所述技术方案如下：

本发明的三维混合信号芯片堆叠封装体，包括一封装基板，在所述封装基板上堆叠固定有最内层塑封层以及至少一层外部塑封层；每层塑封层内至少塑封有一块芯片；每层塑封层将其相邻的内部塑封层完全覆盖并与所述封装基板相连接；任意相邻的两层塑封层之间涂覆有屏蔽胶；所述屏蔽胶与所述封装基板的连接处分布有多个导热孔；每层塑封层内的芯片皆与所述封装基板电连接。

本发明的三维混合信号芯片堆叠封装体，每层塑封层内的芯片间成水平并列排列；其中，最内层塑封层内的芯片通过粘接剂或采用倒装焊的方式直接固定在其下部的所述封装基板上，最内层以外的其他塑封层内的芯片通过屏蔽胶固定在其相邻的内层塑封层之上。