[发明专利]电流灵敏放大器有效
| 申请号: | 200910305971.6 | 申请日: | 2009-08-24 |
| 公开(公告)号: | CN101635170A | 公开(公告)日: | 2010-01-27 |
| 发明(设计)人: | 王一奇;韩郑生 | 申请(专利权)人: | 中国科学院微电子研究所 |
| 主分类号: | G11C11/417 | 分类号: | G11C11/417;G11C5/00;H03F3/45 |
| 代理公司: | 北京市德权律师事务所 | 代理人: | 王建国 |
| 地址: | 100029北京市朝*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 电流 灵敏 放大器 | ||
1.一种电流灵敏放大器,其特征在于,所述电流灵敏放大器包括:预充电 模块、CELL单元模块、平衡电路模块、交叉耦合PMOS电流传输模块、列选 电路模块和电流锁存灵敏放大器模块;
所述预充电模块,用于对位线BL和BLB进行预充电,使所述位线BL和 BLB上的电位在字线WL启动之前都达到电源电压,预充电模块与所述位线 BL和BLB相连,并且和所述CELL单元模块以及交叉耦合PMOS电流传输模 块相连;所述预充电模块包括一对由信号(CE2)控制的PMOS管和一对由信 号(WE)控制的PMOS管;所述信号(CE2)控制PMOS管在预充电阶段打 开,并对所述位线BL和BLB进行充电;所述信号(WE)控制PMOS管在感 应阶段打开使所述位线BL和BLB保持在高电平,并在对单元进行写操作时关 闭位线BL和BLB充电;
所述CELL单元模块,用于存储单元信息;所述CELL单元模块为sram存 储单元,所述sram存储单元包括多个挂在位线BL和BLB上的存储单元,用 于存储信息和在所述字线WL打开进行读取操作的时候对所述位线BL和BLB 进行放电;
所述平衡电路模块,用于使位线BLS和BLSB上的电压在所述字线WL启 动前处于相同的电位,并且与所述交叉耦合PMOS电流传输模块和列选电路模 块相连;所述平衡电路模块为由信号(CS2)控制的一个PMOS管,其源极和 漏极分别连接所述位线BLS和BLSB,在预充电阶段打开使所述位线BLS和 BLSB的电位相等,在感应阶段关闭使所述位线BLS和BLSB产生电位差;
所述交叉耦合PMOS电流传输模块,用于感应所述位线BLS和BLSB上 的电流差,使之在所述位线BLS和BLSB上产生电位差;所述交叉耦合PMOS 电流传输模块为一对交叉耦合的PMOS管,每个PMOS管的栅极和与之对称的 另一个PMOS管的漏极相连,使在感应开始阶段PMOS管工作在饱和区,使通 过电流传输级的电流差受位线上的电容的影响减小;
所述列选电路模块,用于对每一列进行列选,并对所述电流锁存灵敏放大 器模块的输入端节点A和节点B预放电到地,它的输出与所述电流锁存灵敏放 大器模块的输入端相连;所述列选电路模块为一对由信号(CS1)控制的反相 器,这对反相器的PMOS管的源极分别连接所述位线BLS和BLSB,所述信号 (CS1)降低到低电平时用于对每一列进行列选,所述信号(CS1)升高到高电 平时用于对所述电流锁存灵敏放大器模块的输入端进行预放电到地;
所述电流锁存灵敏放大器模块,用于对所述交叉耦合PMOS电流传输模块 在所述位线BLS和BLSB上产生的电位差进行放大到全摆幅;所述电流锁存灵 敏放大器模块在读取阶段使信号(PRE)升高,关闭所述预充电模块;所述字 线WL启动,所述位线BL或BLB通过所述CELL单元模块放电,所述交叉耦 合PMOS电流传输模块感应到所述位线BL和BLB上的电压差,通过打开的所 述列选电路模块在所述电流锁存灵敏放大器模块的输出端产生电压差,所述电 压差通过将分别以所述电流锁存灵敏放大器模块的输入端节点A和节点B作为 栅极的两个NMOS管,产生电流差,将输出信号放大到全摆幅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910305971.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种脂肪醇氧化烯加合物的制备方法
- 下一篇:机动车限滑差速器





