[发明专利]半导体装置及其制造方法无效
| 申请号： | 200910262202.2 | 申请日： | 2009-12-22 |
| 公开（公告）号： | CN101771013A | 公开（公告）日： | 2010-07-07 |
| 发明（设计）人： | 小内聪;赤石实;石关浩史;佐野芳明 | 申请（专利权）人： | 三洋电机株式会社;三洋半导体株式会社 |
| 主分类号： | H01L23/482 | 分类号： | H01L23/482;H01L21/60 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 岳雪兰 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置，其特征在于，具备：
在半导体基板上形成的铜配线、
把所述铜配线的表面和侧面覆盖地形成的镀敷层、
经由所述镀敷层在所述铜配线上进行引线接合的铜引线。
2.如权利要求1所述的半导体装置，其特征在于，所述镀敷层由Ni/Pd/Au的层合膜构成。
3.如权利要求1或权利要求2所述的半导体装置，其特征在于，在所述铜配线下形成有由Ti/Cu种子层的层合膜构成的势垒金属膜。
4.一种半导体装置的制造方法，其特征在于，具备：
把在半导体基板上形成的抗蚀剂膜作为掩模而在没有形成该抗蚀剂膜的区域镀敷形成铜配线的工序、
在把所述抗蚀剂膜除去后把所述铜配线的表面和侧面覆盖地形成镀敷层的工序、
经由所述镀敷层在所述铜配线上把铜引线进行引线接合的工序。
5.一种半导体装置的制造方法，其特征在于，具备：
在半导体基板上形成的势垒金属膜上形成抗蚀剂膜的工序、
把所述抗蚀剂膜作为掩模而在没有形成该抗蚀剂膜的区域进行镀敷形成铜配线的工序、
在把所述抗蚀剂膜除去后把所述铜配线作为掩模来把没有形成有该铜配线区域的所述势垒金属膜除去的工序、
把所述铜配线的表面和侧面覆盖地形成镀敷层的工序、
经由所述镀敷层在所述铜配线上把铜引线进行引线接合的工序。
6.如权利要求4或权利要求5所述的半导体装置的制造方法，其特征在于，形成所述镀敷层的工序是把Ni/Pd/Au顺次层合的工序。
7.如权利要求5或权利要求6所述的半导体装置的制造方法，其特征在于，所述势垒金属膜由Ti/Cu种子层的层合膜构成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社;三洋半导体株式会社，未经三洋电机株式会社;三洋半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910262202.2/1.html，转载请声明来源钻瓜专利网。
