[发明专利]芯片封装体及其制作方法

说明书

技术领域

本发明涉及一种芯片封装体及其制作方法，特别是涉及一种发光芯片封装体及其制作方法。

背景技术

芯片封装制作工艺是形成电子产品过程中的一重要步骤。芯片封装体除了将芯片保护于其中，使免受外界环境污染外，还提供芯片内部芯片与外界的电连接通路。

随着半导体制作工艺技术的不断进步，可在更小的芯片中形成更多的半导体元件。除了使芯片的效能更为提升外，还能节省晶片面积而降低成本。然而，随着芯片尺寸缩小化与元件密度的增加，其输出/输入连接(I/O)的数目与密度也增加，造成芯片与外界间的导电通路形成不易。尤其是由许多光电芯片组成的芯片阵列封装结构，作为芯片阵列内部或芯片阵列对外部输出/输入连接(I/O)的金线数目庞大，无法降低生产成本。

因此，业界亟需一种新颖的封装结构以改善光电元件的封装。

发明内容

有鉴于此，本发明的一实施例提供一种芯片封装体，包括一承载基底，其具有一凹槽。多个彼此隔绝的导电层，设置于承载基底上。至少一芯片，设置于承载基底的凹槽中，其中上述芯片具有多个电极，上述电极电连接至上述些导电层。及一导电通道，设置于承载基底中，导电通道通过上述些导电层电连接至上述些芯片的电极，其中导电通道包括多个堆叠的孔洞。

本发明的另一实施例提供一种芯片封装体的制作方法，包括：提供一承载基底；在承载基底的第一表面形成一第一孔洞；在承载基底的第二表面对应上述第一孔洞的位置，形成连通上述第一孔洞的一第二孔洞；形成一凹槽在上述承载基底的第二表面上；形成一导电通道在上述第一孔洞和上述第二孔洞中及形成多个彼此隔绝的导电层在上述承载基底上以电连接上述导电通道；及设置至少一芯片在承载基底上的凹槽中，其中上述芯片具有多个电极，以电连接至上述些导电层。

附图说明

图1A-图1F显示本发明一实施例的芯片封装体的一系列制作工艺剖视图。

主要元件符号说明

500～芯片封装体；

200～承载基底；

200a、200b～表面；

202a’、202b’、202a”、202b”～孔洞；

203～凹槽；

204a’、204b’、204a”、204b”～绝缘层；

206a’、206b’、206a”、206b”、206c”～导电层；

208a’、208b’、208a”、208b”～填充层；

301～芯片阵列；

302a、302b～芯片；

310a、311a～第一电极；

310b、311b～第二电极；

320a～第一导电结构；

320b～第二导电结构；

324～粘着层；

336～荧光层；

338～透镜结构。

具体实施方式

以下以各实施例详细说明并伴随着附图说明的范例，做为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之，值得注意的是，图中未绘示或描述的元件，为所属技术领域中具有通常知识者所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。