[发明专利]芯片封装体及其制作方法有效
| 申请号: | 200910253237.X | 申请日: | 2009-12-11 |
| 公开(公告)号: | CN101853842A | 公开(公告)日: | 2010-10-06 |
| 发明(设计)人: | 黄田昊;吴上义;蔡佳伦 | 申请(专利权)人: | 精材科技股份有限公司 |
| 主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L23/12;H01L25/00;H01L21/48;H01L21/50;H01L21/60;H01L33/62;H01L25/075 |
| 代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
| 地址: | 中国台*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 芯片 封装 及其 制作方法 | ||
1.一种芯片封装体,包括:
承载基底,其具有一凹槽;
多个彼此隔绝的导电层,设置于该承载基底上;
至少一芯片,设置于该承载基底的该凹槽中,其中该芯片具有多个电极,以电连接至该些导电层;以及
导电通道,设置于该承载基底中,且经由该些导电层电连接至该芯片的电极,其中该导电通道包括多个堆叠的孔洞。
2.如权利要求1所述的芯片封装体,其中该些导电层及该导电通道与该承载基底之间由一绝缘层隔离。
3.如权利要求1所述的芯片封装体,其中该些导电层顺应性设置于该凹槽的侧壁与底部。
4.如权利要求1所述的芯片封装体,其中该承载基底为一硅基底。
5.如权利要求1所述的芯片封装体,还包括一反射层,设置该凹槽的侧壁与底部。
6.如权利要求1所述的芯片封装体,其中该导电通道贯穿该承载基底。
7.如权利要求6所述的芯片封装体,其中该导电通道包括垂直堆叠的多个孔洞以及位于延伸至该些孔洞侧壁上的该些导电层。
8.如权利要求7所述的芯片封装体,其中该垂直堆叠的多个孔洞包括第一孔洞及第二孔洞,且该第一孔洞及第二孔洞之间包括横向导电板以电连接延伸至该些孔洞侧壁上的该些导电层。
9.如权利要求7所述的芯片封装体,其中该垂直堆叠的多个孔洞包括第一孔洞及第二孔洞,且该第一孔洞邻接该第二孔洞的表面大于该第二孔洞邻接该第一孔洞的表面。
10.如权利要求7所述的芯片封装体,其中该垂直堆叠的多个孔洞包括第一孔洞及第二孔洞,且该第一孔洞邻接该第二孔洞的表面大于该第二孔洞邻接该第一孔洞的表面,该第一孔洞及该第二孔洞之间包括导电板以电连接延伸至该些孔洞侧壁上的该些导电层。
11.如权利要求10所述的芯片封装体,其中该第一孔洞为下层孔洞,该第二孔洞为上层孔洞。
12.如权利要求11所述的芯片封装体,其中该上层孔洞与该凹槽具有相同深度。
13.一种芯片封装体的制作方法,包括下列步骤:
提供一承载基底;
在该承载基底的第一表面形成第一孔洞;
在该承载基底的第二表面对应该第一孔洞的位置,形成连通该第一孔洞的第二孔洞;
在该承载基底的第二表面上形成凹槽;
在该第一孔洞和该第二孔洞中形成导电通道及在该承载基底上形成多个彼此隔绝的导电层以电连接该导电通道;及
在该承载基底上的该凹槽中设置至少一芯片,其中该芯片具有多个电极,以电连接至该些导电层。
14.如权利要求13所述的芯片封装体的制作方法,其还包括在该承载基底上形成一绝缘层以隔离该些导电层及该导电通道。
15.如权利要求14所述的芯片封装体的制作方法,其中该第一孔洞及第二孔洞之间包括一横向导电板。
16.如权利要求14所述的芯片封装体的制作方法,其中该第一孔洞邻接该第二孔洞的表面大于该第二孔洞邻接该第一孔洞的表面。
17.如权利要求14所述的芯片封装体的制作方法,其中该第一孔洞及第二孔洞之间包括一横向导电板,且该第一孔洞邻接该第二孔洞的表面大于该第二孔洞邻接该第一孔洞的表面。
18.如权利要求14所述的芯片封装体的制作方法,其中该第一孔洞为下层孔洞,该第二孔洞为上层孔洞。
19.如权利要求18所述的芯片封装体的制作方法,其中该上层孔洞与该凹槽同时形成。
20.如权利要求19所述的芯片封装体的制作方法,其中该上层孔洞与该下层孔洞为分别形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精材科技股份有限公司,未经精材科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910253237.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:电路结构
- 下一篇:多层布线基板、堆叠结构传感器封装及其制造方法





