[发明专利]监测半导体衬底中硅损伤的方法

说明书

技术领域

本发明涉及半导体制造技术领域，具体涉及一种监测半导体衬底中硅损伤的方法。

背景技术

随着半导体制造技术的飞速发展，集成电路制造工艺已经进入深亚微米时代。半导体器件的尺寸和隔离半导体器件的隔离结构亦随之缩小。在0.13μm以下工艺节点，半导体器件的有源区(active area)之间的隔离均采用浅沟槽隔离工艺(STI，Shallow Trench Insulate)形成。

现有技术中，在半导体衬底中形成浅沟槽隔离结构的方法，首先在半导体衬底表面形成垫氧化层(pad oxide)和氮化硅层，然后对氮化硅层、垫氧化层和半导体衬底进行图案化，从而在半导体衬底中形成沟槽，芯片中各个器件的有源区之间用刻蚀的浅沟槽隔离；然后在沟槽侧壁和底部形成衬层氧化层(liner oxide)，再利用化学气相淀积(CVD)方法在浅沟槽中填入绝缘介质，例如二氧化硅。填入绝缘介质之后，对半导体晶圆进行化学机械抛光(CMP)处理，使沟槽表面平坦化，其中氮化硅层作为化学机械抛光处理的停止层。接着，使用磷酸(H₃PO₄)去除氮化硅层，然后去除垫氧化层，从而形成浅沟槽隔离结构，以限定芯片中各器件的有源区。

接下来是形成半导体器件栅极的过程。以下参见图1A和图1B对该过程进行详细描述。图1A-图1B示出形成栅极的工艺过程中半导体晶圆上有源区的剖面图。首先对半导体晶圆进行酸槽清洗，生长栅氧化层和多晶硅层，接着进行光刻工艺，形成图案化的光刻胶层，如图1A所示。以图案化的光刻胶层作为掩膜，对栅氧化层和多晶硅层进行图案化，从而形成半导体器件的栅极，如图1B所示。

通常半导体制造的工艺流程中，关键的工艺步骤处理之后，如果半导体晶圆上有微粒附着或有其它缺陷形成，则可能会影响后续形成的器件的性能。因此，在一些关键的工艺步骤之后，都会对晶圆进行在线缺陷扫描，以监测晶圆在当次的关键工艺之后是否有微粒附着或是否有其它缺陷形成。上述形成浅沟槽隔离结构以限定有源区之后，就会对半导体晶圆进行在线缺陷扫描。通过在线缺陷扫描，除了监测是否有微粒附着，还会监测到之前的工艺处理对半导体硅衬底造成的硅损伤。

当半导体晶圆的有源区不存在硅损伤时，形成栅极过程中有源区的剖面图如图1A和图1B中所示。但是，当半导体衬底中用于形成有源区的区域中存在硅损伤，并且硅损伤的位置恰好位于两个栅极之间，硅损伤的尺寸与两个栅极之间的距离基本相当，或者硅损伤的尺寸大于两个栅极之间的距离时，则形成栅极过程中半导体晶圆的有源区的剖面图如图2A和2B所示。

图2A和2B示出半导体衬底中存在硅损伤时形成栅极的工艺过程中半导体晶圆上有源区的剖面图。首先对半导体晶圆进行酸槽清洗，并生长栅氧化层和多晶硅层，接着进行光刻工艺，形成图案化的光刻胶层，如图2A所示。以图案化的光刻胶层作为掩膜，对栅氧化层和多晶硅层进行图案化，从而形成半导体器件的栅极，如图2B所示。从图2A和2B可以看出，当半导体衬底中存在硅损伤时，图案化栅氧化层和多晶硅层之后，存在硅损伤的位置会有残留的多晶硅，使得两个相邻的栅极无法绝缘，导致完全所有工艺处理后形成的器件失效。或者存在硅损伤的位置会有残留的栅氧化层，在完成所有的后续工艺处理形成最终的芯片之后，两个相邻栅极之下的沟道连通，增大了栅极之间的漏电流，使得击穿电压减小，严重的会使得半导体器件不能正常工作，甚至使半导体器件失效。

现有技术中，在线缺陷扫描仅仅是在多批晶圆中选择某几批晶圆，而在选择的一批晶圆中再选择其中两片进行监测，并且在所监测的晶圆上抓取部分缺陷所在位置的图片，对所抓取的图片进行分析，以最终确定这种缺陷的成因。可见，在线缺陷监测方法只能监测工艺线上的一部分晶圆，对于被监测的晶圆，也只能监测该晶圆上的部分缺陷。对于以上所述的严重影响器件性能的硅损伤，这种监测方法的有效性远远不够。

发明内容

本发明提供一种监测半导体衬底中硅损伤的方法，提高硅损伤监测的有效性。

为达到上述目的，本发明的技术方案是这样实现的：

一种监测半导体衬底中的硅损伤的方法，包括：在半导体衬底上形成芯片中器件的有源区，同时在芯片之间的切割道上形成有源区；形成器件的栅极，同时在芯片之间的切割道上形成分别与切割道中的有源区交叉的多组栅极，所述多组栅极之间的距离不大于0.5微米；形成器件的栅电极，同时形成切割道上栅极的栅电极；测量所述切割道上多组栅极之间的漏电流和/或击穿电压，以确定所述半导体衬底中是否存在硅损伤。