[发明专利]外围器件快速互联设备及与不同通信端匹配的方法

说明书

技术领域

本发明涉及设备互连技术，具体涉及一种外围器件快速互联设备及与不同通信端匹配的方法。

背景技术

PCI-E(Peripheral Component Interconnect Express，外围器件快速互联)系统是基于PCI-E协议、用来互连诸如计算和通信平台应用中外围设备的第三代高性能I/O总线，能够应用于移动设备、台式电脑、工作站、服务器、嵌入式计算和通信平台等所有周边I/O设备互连的总线。PCI-E协议支持32bit/64bit空间寻址两种寻址格式，不同的设备可能支持或兼容不同的寻址格式，也可能只支持一种寻址格式并且不兼容其他寻址格式。对此，PCI-E协议没有强制规定。

PCI-E协议中规定每个PCI-E设备具有的tag号可以有5bit和8bit两种位宽。tag号用于发送请求或完成包时标注其发送的顺序，进行一个发送或接收的匹配。

在PCI-E系统设计中，由于存在链路延时，所以如果tag号过少，则可能导致由于无法利用请求的不断发送吃掉链路延时，而不能完全利用PCI-E带宽的情况。例如，如果链路的延时为8000ns，tag号有32个，假设它们按照0-31的序号依次发送，对端给予依次响应和返回，那么根据协议规定，在接收到0号tag的完成包之前，0号tag都不能再次使用。如果接收1个完成包需要150ns，那么可以发现连续接收32个TLP(Transaction Layer Packet，传输层协议包)总共需要4800ns，这样就算连续发送和接收TLP，都还需要等待8000-32*150＝3200ns后才能接收第二轮的完成包，不能使PCI-E系统的性能达到最优。

另外，在具有多个PCI-E设备的系统中，由于PCI Express(PCIE)协议中对于设备的响应行为有许多可选项或者没有规定，系统中不同的PCI-E设备对于协议这些可选项/不规定会有不同的响应行为，比如系统支持32bit还是64bit的空间寻址，系统支持的tag号是基本的5bit还是可扩展的8bit位宽，因此，无法用同一款FPGA(Field-Programmable Gate Array，即现场可编程门阵列)或芯片来支持具有不同寻址空间或者tag位宽的PCI-E设备。

比如，在检测PCI-E系统中主机设备是否在线的一种方案中，包括信号检单元和计时单元，其中，信号检测单元负责发送监测信号/TLP给主机设备，并接收主机设备响应的TLP；计时单元用于设置一个超时最大值，对发送的检测信号/TLP进行计时，如果超时仍然没有收到响应的TLP，则认为对方设备离线，否则判定为在线。对于检测/被检测设备间如果存在地址寻址范围不兼容、或者tag号支持位宽不匹配的情况，被检测设备将无法正确响应发送的测试TLP，导致检测失误。

发明内容

本发明实施例提供一种外围器件快速互联设备及与不同通信端匹配的方法，可以针对不同的PCI-E根联合体或端点设备实现自适应兼容，并优化系统带宽性能。

为此，本发明实施例提供如下技术方案：

一种外围器件快速互联设备，包括：

检测单元，用于检测待通信的对端设备支持的寻址空间和标签位宽；

封装单元，用于按照所述检测单元检测到的对端设备支持的寻址空间和标签位宽对通信的传输层协议包进行封装；

所述检测单元包括：发送子单元，用于向对端设备发送读请求包；接收子单元，用于接收对端设备返回的完成包；地址探测子单元，用于构造用于探测寻址空间的读请求包，将构造的读请求包传送给所述发送子单元，并根据所述接收子单元接收的完成包确定对端设备支持的寻址空间；标签探测子单元，用于构造用于探测标签位宽的读请求包，将构造的读请求包传送给所述发送子单元，并根据所述接收子单元接收的完成包确定对端设备支持的标签位宽。

一种外围器件快速互联设备与不同通信端匹配的方法，包括：

当所述设备启动时，向对端设备发送用于探测寻址空间的读请求包，并接收对端设备返回的完成包，根据接收的完成包确定对端设备支持的寻址空间；根据所述对端设备支持的寻址空间向对端设备发送用于探测标签位宽的读请求包，并接收对端设备返回的完成包，根据接收的完成包确定对端设备支持的标签位宽；根据检测到的对端设备支持的寻址空间和标签位宽对通信的传输层协议包进行封装。

一种外围器件快速互联设备与不同通信端匹配的方法，包括：