[发明专利]功率金氧半导体场效晶体管的制造方法

说明书

技术领域

本发明涉及一种半导体元件的制造方法，且特别涉及一种功率金氧半导体场效晶体管(power metal-oxide-semiconductor field effect transistor；power MOSFET)的制造方法。

背景技术

功率金氧半导体场效晶体管被广泛地应用在切换(power switch)元件上，例如是电源供应器、整流器或低压马达控制器等等。一般而言，功率金氧半导体场效晶体管多采取垂直结构的设计，以提升元件密度。其利用晶片的背面作为漏极，而在晶片的正面制作多个晶体管的源极以及栅极。由于多个晶体管的漏极是并联在一起的，因此其所耐受的电流大小可以相当大。

随着功率金氧半导体场效晶体管的集成度的日益提升，功率金氧半导体场效晶体管的尺寸也随之缩小。因此，功率金氧半导体场效晶体管的接触洞对沟渠的对准偏差(misalignment)容易产生，进而影响元件的性能。举例来说，接触洞对沟渠的对准偏差会影响通道开启电阻(Ron)及临界电压(Vth)的变异，进而限制单元间的间距(cell pitch)的缩小。

此外，功率金氧半导体场效晶体管的工作损失可分成切换损失(switching loss)及导通损失(conducting loss)两大类，其中，因输入电容C_iss所造成的切换损失会因操作频率的提高而增加。输入电容C_iss包括栅极对源极的电容C_gs以及栅极对漏极的电容C_gd。因此，如何降低栅极对漏极的电容C_gd以有效地降低切换损失，已成为业者亟为重视的议题之一。

发明内容

有鉴于此，本发明提出一种功率金氧半导体场效晶体管的制造方法，其利用削减制程及自对准制程，可以避免功率金氧半导体场效晶体管的接触洞对沟渠的对准偏差，并制作出具有低的栅极对漏极的电容C_gd的功率金氧半导体场效晶体管。

本发明提出一种功率金氧半导体场效晶体管的制造方法。首先，在具有第一导电型的基底上形成具有第一导电型的磊晶层。然后，在磊晶层中形成具有第二导电型的主体层。接着，在基底上形成多数个罩幕图案。之后，在罩幕图案之间的主体层及部分磊晶层中形成多数个沟渠。然后，在沟渠的表面形成第一氧化物层。然后，在沟渠中形成第一导体层。接着，对罩幕图案进行削减制程，以缩小各罩幕图案的线宽。之后，以经削减的罩幕图案为罩幕，在各沟渠的两侧的主体层中形成具有第一导电型的二源极区。然后，在第一导体层上及经削减的罩幕图案之间形成多数个介电图案。然后，移除经削减的罩幕图案。

在本发明的一实施例中，在形成第一氧化物层的步骤之后以及形成第一导体层的步骤之前，上述方法还包括在沟渠的底部及罩幕图案的顶部形成第二氧化物层。

在本发明的一实施例中，上述第二氧化物层的材料包括介电常数低于4的氧化物。

在本发明的一实施例中，形成上述第二氧化物层的步骤描述如下。首先，在基底上依序形成罩幕层及氧化物材料层。然后，以罩幕层为阻挡层，移除位于沟渠及罩幕图案的侧壁上的氧化物材料层。接着，移除未被第二氧化物层覆盖的罩幕层。此外，罩幕层的材料包括氮化硅。

在本发明的一实施例中，在沟渠中形成第一导体层的步骤描述如下。首先，在基底上形成导体材料层以填入沟渠中。然后，对导体材料层进行全面蚀刻制程，以移除部分导体材料层。此外，全面蚀刻制程包括干蚀刻制程。

在本发明的一实施例中，上述第一导体层的表面不高于主体层的表面。

在本发明的一实施例中，在移除经削减的罩幕图案的步骤之后，上述方法还包括在基底上形成第二导体层，且第二导体层与源极区电性连接。此外，第二导体层的材料包括铝。

在本发明的一实施例中，在移除经削减的罩幕图案的步骤之后以及形成第二导体层的步骤之前，上述方法还包括以介电图案为罩幕，在主体层中形成具有第二导电型的多数个掺杂区，且第二导体层与掺杂区电性连接。

在本发明的一实施例中，上述削减制程包括湿蚀刻制程。

在本发明的一实施例中，形成上述介电图案的步骤描述如下。首先，在基底上形成介电层以覆盖罩幕图案。然后，移除部分介电层，直到曝露出罩幕图案的表面。此外，移除部分介电层的步骤包括进行回蚀刻法或化学机械研磨制程。

在本发明的一实施例中，上述罩幕图案的材料包括氮化硅。

在本发明的一实施例中，上述罩幕图案包括单一层或多层的堆迭结构。

在本发明的一实施例中，上述第一导体层的材料包括掺杂多晶硅。